-
公开(公告)号：CN103441573A
公开(公告)日：2013-12-11
申请号：CN201310331629.X
申请日：2013-08-01
IPC分类号： H02J13/00
CPC分类号： Y02E60/723 , Y04S10/16
摘要： 本发明提供一种基于IEC61850标准的网络处理器，包括处理器模块、存储器模块、存储控制器模块、时钟管理模块、内部控制模块、接口控制器模块和外部接口模块；所述存储器模块、存储控制器模块、时钟管理模块、内部控制模块、接口控制器模块和外部接口模块采用AMBA总线与所述处理器模块双向连接。本发明支持IEC61850协议功能的高实时性、低功耗处理器，应用于智能变电站及配电自动化通信系统。
-
公开(公告)号：CN103368974A
公开(公告)日：2013-10-23
申请号：CN201310325032.4
申请日：2013-07-30
IPC分类号： H04L29/06
摘要： 本发明提出一种基于FPGA支持IEC61850协议的设备，包括FPGA处理器、电源单元、以太网接口单元、RS485接口单元、RS232接口单元、调试接口单元、存储接口单元和实时时钟单元；FPGA内嵌带有处理器的软盒作为控制器件，其分别与以太网接口单元、RS485接口单元、RS232接口单元、调试接口单元、存储接口单元和实时时钟单元连接，并集成于一个芯片上；芯片上还嵌入用于供电的所述电源单元。本发明实现了IEC61850通信标准中的IEC103规约与IEC61850规约的转换，解决了保护设备的通用性问题。
-
公开(公告)号：CN103441749B
公开(公告)日：2016-09-21
申请号：CN201310314235.3
申请日：2013-07-24
IPC分类号： H03K5/22
摘要： 本发明提出一种迟滞可控的同步比较器，包括同步比较器模块、锁存单元和反馈回路；反馈回路对称设置在同步比较器模块两边，并根据控制要求，增设所述反馈模块的数量，实现迟滞可调的同步比较器。本发明的迟滞可控的同步比较器和传统的同步比较器相比，增加了至少一组的反馈回路，实现了迟滞数字可控，并且有效避免了输入信号的干扰造成的输出波动，避免了输出过于敏感，解决了传统的同步比较器的稳定性问题。
-
公开(公告)号：CN103323737B
公开(公告)日：2016-04-20
申请号：CN201310233621.X
申请日：2013-06-13
IPC分类号： H04L12/40
摘要： 本发明涉及一种基于电能表通信规约RS-485接口极性检测方法及其系统，所述方法包括：（1）将RS-485接收器接收的信号储存到寄存器中；（2）对储存数据进行判断；（3）切换极性开关；（4）检测结束，开始后继数据接收。所述系统包括反相器、接收器单元、发送器单元和极性检测单元；极性检测单元包括时钟电路、极性检测电路和移位寄存器；所述发送器单元信号输入管脚与反相器相连，所述接收器单元信号输入管脚与另一反相器相连。本发明RS-485模块的组网时A、B极性可任意更改；采用只在集中器或采集器上加上下拉电阻，使组网简单可靠。
-
公开(公告)号：CN103441573B
公开(公告)日：2015-07-08
申请号：CN201310331629.X
申请日：2013-08-01
IPC分类号： H02J13/00
CPC分类号： Y02E60/723 , Y04S10/16
摘要： 本发明提供一种基于IEC61850标准的网络处理器，包括处理器模块、存储器模块、存储控制器模块、时钟管理模块、内部控制模块、接口控制器模块和外部接口模块；所述存储器模块、存储控制器模块、时钟管理模块、内部控制模块、接口控制器模块和外部接口模块采用AMBA总线与所述处理器模块双向连接。本发明支持IEC61850协议功能的高实时性、低功耗处理器，应用于智能变电站及配电自动化通信系统。
-
公开(公告)号：CN103441749A
公开(公告)日：2013-12-11
申请号：CN201310314235.3
申请日：2013-07-24
IPC分类号： H03K5/22
摘要： 本发明提出一种迟滞可控的同步比较器，包括同步比较器模块、锁存单元和反馈回路；反馈回路对称设置在同步比较器模块两边，并根据控制要求，增设所述反馈模块的数量，实现迟滞可调的同步比较器。本发明的迟滞可控的同步比较器和传统的同步比较器相比，增加了至少一组的反馈回路，实现了迟滞数字可控，并且有效避免了输入信号的干扰造成的输出波动，避免了输出过于敏感，解决了传统的同步比较器的稳定性问题。
-
公开(公告)号：CN103323737A
公开(公告)日：2013-09-25
申请号：CN201310233621.X
申请日：2013-06-13
IPC分类号： G01R31/06
摘要： 本发明涉及一种基于电能表通信规约RS-485接口极性检测方法及其系统，所述方法包括：（1）将RS-485接收器接收的信号储存到寄存器中；（2）对储存数据进行判断；（3）切换极性开关；（4）检测结束，开始后继数据接收。所述系统包括反相器、接收器单元、发送器单元和极性检测单元；极性检测单元包括时钟电路、极性检测电路和移位寄存器；所述发送器单元信号输入管脚与反相器相连，所述接收器单元信号输入管脚与另一反相器相连。本发明RS-485模块的组网时A、B极性可任意更改；采用只在集中器或采集器上加上下拉电阻，使组网简单可靠。
-
公开(公告)号：CN105790977A
公开(公告)日：2016-07-20
申请号：CN201410809204.X
申请日：2014-12-24
IPC分类号： H04L12/24 , H04L12/703 , H04L1/22
摘要： 本发明涉及一种IEC61850协议转换器中冗余以太网设计方法，所述方法包括(1)配置双网卡；(2)修改网卡MAC地址；(3)检测以太网链路断线；(4)无扰动切换数据收发。本发明在驱动层实现冗余以太网无扰动自动切换的最佳方法，达到了双网口同IP地址和同MAC地址的效果，用低廉的成本满足了IEC61850协议转换器中冗余以太网的技术要求，确保了冗余以太网的高效率和高可靠性运行。本发明在提高通信可靠性的同时没有增加任何应用软件升级成本，为今后的网络应用程序开发提供了检测链路断线故障的手段，进一步增强了电力系统通信的安全性、可靠性和实时性。
-
公开(公告)号：CN104125042A
公开(公告)日：2014-10-29
申请号：CN201410357404.6
申请日：2014-07-25
摘要： 本发明提供一种硬件解码系统及其实现方法，所述系统包括处理器、数据存储器、采样值解码器和以太网控制器；所述以太网控制器、采样值解码器、数据存储器和处理器依次连接。所述方法包括(1)以太网控制器接收网络物理层PHY发送的采样值帧数据并进行处理；(2)采样值解码器按ASN.1原理对采样值9-2帧数据进行解码，解码后的数据发送给数据存储器；(3)数据存储器将采样值数据集信息按照存储结构体的要求存储；(4)处理器根据需求调用采样值解码数据，进行后续数据处理。本发明可以改善软件解码效率低下的问题，提升解码速率；降低因处理器资源紧张而造成的误码率；提升智能装置在长期应用中的可靠性。
-
公开(公告)号：CN105720684B
公开(公告)日：2019-07-23
申请号：CN201410738146.6
申请日：2014-12-05
CPC分类号： Y02E60/725 , Y04S10/20
摘要： 本发明提出一种基于FPGA的微机保护方法及其系统，所述方法包括(1)数据采集将多路输入的电流、电压模拟量转换为模拟信号；(2)将模拟信号转换为数字信号；(3)进行傅氏算法和硬件保护算法；(4)将故障信息和控制信息与MCU通信，完成硬件保护动作。所述系统包括数据采集模块、FPGA继电保护模块、存储器管理、看门狗电路、静态随机存储器、快闪存储器和对外接口；所述数据采集模块、FPGA继电保护模块、存储器管理和对外接口连接；所述存储器管理外接实时时钟、看门狗电路、静态随机存储器和快闪存储器。本发明利用FPGA的硬件并行执行程序提高硬件保护逻辑的处理速度，保证系统的安全性和可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
38 条记录 (耗时 0.044 秒)
