-
公开(公告)号：CN112954787A
公开(公告)日：2021-06-11
申请号：CN202110102314.2
申请日：2021-01-26
Applicant: 国家电网有限公司信息通信分公司 , 浙江赛思电子科技有限公司
Inventor： 陈彦宇 , 周鸿喜 , 李皎 , 陈灿 , 赵晗羽 , 李黎 , 宋广千 , 李伯中 , 陈芳 , 李子凡 , 许文 , 毛健华 , 王琦 , 田永和 , 叶泂涛 , 曹辉 , 朱显华 , 李夏 , 朱磐雁 , 马孝平 , 章于飞 , 施伟杰 , 陈桀
IPC: H04W56/00
Abstract: 本发明公开了一种添加5G通信模块的多模授时系统及方法，本发明提供的添加5G通信模块的多模授时系统，由5G通信模块，GPS或BD接收模块，授时处理系统，时钟源几个部分组成。按照本发明提供的方法步骤，可根据不同场景，采用5G网络授时，GPS或BD授时或自身时钟源的授时，适应不同场景下的需求，真正实现多模授时功能。
-
公开(公告)号：CN117572751A
公开(公告)日：2024-02-20
申请号：CN202311815873.3
申请日：2023-12-26
Applicant: 浙江赛思电子科技有限公司 , 西克魔迩(北京)科技有限公司
Abstract: 本发明公开了一种授时信息的确定方法、装置、存储介质和计算机设备。其中，该方法包括：接收终端的卫星数据；基于卫星数据，确定观测卫星的观测数量和位置信息；响应于位置信息有效，且观测数量满足数量阈值，按照授时策略确定授时信息，其中，授时策略用于表示确定授时信息的规则，授时信息用于控制终端的时频同步。本发明解决了确定授时信息的准确性低的技术问题。
-
公开(公告)号：CN110784216B
公开(公告)日：2023-09-26
申请号：CN201910883865.X
申请日：2019-09-18
Applicant: 浙江赛思电子科技有限公司
IPC: H03L7/26
Abstract: 本发明提供了一种提升时钟服务器保持性能的方法和系统，针对配备有铷钟的时钟服务器，在时钟服务器上电时启动上电计时器，根据时钟服务器进入锁定时上电计时器的计时时间执行不同方法：A.当上电计时器计时小于第一预设时间段时，直接使用控制字处理法保持时钟服务器数据；B.当上电计时器计时大于第一预设时间段且小于第二预设时间段时，依次使用控制字处理法和跳窗平均法保持时钟服务器数据；C.当上电计时器大于第二预设时间段时，依次使用控制字处理法和线性kalman无限递归法保持时钟服务器数据。本发明采用分段式保持数据处理，能有效提升各时段的保持性能。
-
公开(公告)号：CN111488311B
公开(公告)日：2022-09-20
申请号：CN202010295051.7
申请日：2020-04-15
Applicant: 浙江赛思电子科技有限公司
IPC: G06F15/78
Abstract: 本发明提供了一种高集成度的时钟SoC芯片，它解决了时钟SoC芯片集成度较低等问题，其包括时钟单元，时钟单元的输入端与SVC静止动态无功补偿器连接，时钟单元的输出端与时钟信号输出连接，时钟单元连接有外部晶振输入，时钟单元通过内部总线与DSP数字信号处理器连接，内部总线上接有LocalBus并行总线、SPI接口单元、UART串口单元、nPPS授时协议单元和PTP协议处理单元，DSP数字信号处理器接有GPIO接口单元和JTAG接口单元，DSP数字信号处理器内设有存储器。本发明具有集成度高、计时精确等优点。
-
公开(公告)号：CN114421956B
公开(公告)日：2022-07-01
申请号：CN202210335681.1
申请日：2022-04-01
Applicant: 浙江赛思电子科技有限公司
IPC: H03L7/087
Abstract: 本发明公开了一种鉴频鉴相控制系统及方法，控制单元接收主站发出的控制信息，并对控制信息进行解析，得到控制信息的帧头和频率信息，根据通讯协议或标准确定频率信息的起始位置；控制单元从确定的起始位置开始检测频率信息，判断上升沿或者下降沿是否到来，是则打开模拟开关A；通过控制单元对模拟开关A和模拟开关B进行开关控制，在鉴频鉴相器稳定状态下进行输出，同时，在滤波器、电压跟随器的共同作用下，对本地时钟实现了精准、快速地调整控制，大大缩短本地时钟锁定参考频率的时间，工作效率得到提高，有效解决了有技术中主站和从站在半双工通讯条件下难以实现从站与主站进行频率和相位同步问题的技术问题。
-
Patent Agency Ranking
公开(公告)号：CN114421956A
公开(公告)日：2022-04-29
申请号：CN202210335681.1
申请日：2022-04-01
Applicant: 浙江赛思电子科技有限公司
IPC: H03L7/087
Abstract: 本发明公开了一种鉴频鉴相控制系统及方法，控制单元接收主站发出的控制信息，并对控制信息进行解析，得到控制信息的帧头和频率信息，根据通讯协议或标准确定频率信息的起始位置；控制单元从确定的起始位置开始检测频率信息，判断上升沿或者下降沿是否到来，是则打开模拟开关A；通过控制单元对模拟开关A和模拟开关B进行开关控制，在鉴频鉴相器稳定状态下进行输出，同时，在滤波器、电压跟随器的共同作用下，对本地时钟实现了精准、快速地调整控制，大大缩短本地时钟锁定参考频率的时间，工作效率得到提高，有效解决了有技术中主站和从站在半双工通讯条件下难以实现从站与主站进行频率和相位同步问题的技术问题。
-
公开(公告)号：CN114221653A
公开(公告)日：2022-03-22
申请号：CN202210159284.3
申请日：2022-02-22
Applicant: 浙江赛思电子科技有限公司
Abstract: 本发明公开了一种信号处理装置，包括锁相倍频模块、倍频模块、数字频率处理模块、混频模块和分频模块；其中，通过锁相倍频模块和倍频模块对输入信号的多次倍频处理，能够保证数字频率处理模块能够对不同频率的输入信号进行高分辨率处理，从而使信号处理装置适应于不同频率的输入信号，数控振荡器和数模转换器的配合以保证信号分辨率满足用户需求，且通过混频模块的混频处理，也即误差倍增处理，使输入信号的分辨率进一步提高，保证输出信号的精确度，分频模块将待输出信号处理为期望频率的输出信号。综上，本申请中不仅能够将不同频率的输入信号转换为用户的期望频率的输出信号，还能够保证用户对输出信号的分辨率的需求。
-
公开(公告)号：CN114138087A
公开(公告)日：2022-03-04
申请号：CN202111404423.6
申请日：2021-11-24
Applicant: 浙江赛思电子科技有限公司
Abstract: 本发明公开了一种基于PCIE卡的控制系统及方法，设置屏蔽罩单元，所述的屏蔽罩单元包括屏蔽罩及设置在屏蔽罩中的高稳晶体、温度传感器和风扇，温度传感器搜集高稳晶体的温度数据；设置FPGA，FPGA通过PCIE接口与电脑主机插接；FPGA分别与风扇、高稳晶体和温度传感器连接，FPGA收集温度传感器的温度数据并将温度数据传输给电脑主机，FPGA接收电脑主机传来的指令控制高稳晶体的输入和风扇的转速；还设置频率计，所述的频率计收集高稳晶体的频率数据，并通过电脑主机上的GPIB接口卡与电脑主机插接，将高稳晶体的频率数据传输给电脑主机。掌握高稳晶体输入控制与最佳频率输出之间的关系，更有效地控制PCIE卡的高稳晶体，提高授时精度。
-
公开(公告)号：CN111478745A
公开(公告)日：2020-07-31
申请号：CN202010271473.0
申请日：2020-04-09
Applicant: 浙江赛思电子科技有限公司
Abstract: 本发明公开了时钟时间传递协议装置及其协议方法，其中时钟时间传递协议方法，包括步骤S1：将时钟信息合并成单线进行传递；骤S2：时钟信息通过调整占空比，携带1pps帧头并且使用占空比识别所携带的数据；步骤S3：时钟信息通过信号编码的方式进行传递。本发明公开的时钟时间传递协议装置及其协议方法，不仅减少板间通信总线数量，节约空间和成本，还减少接收侧相位同步的精度误差。
-
公开(公告)号：CN103209069A
公开(公告)日：2013-07-17
申请号：CN201310167227.0
申请日：2013-05-07
Applicant: 浙江赛思电子科技有限公司
IPC: H04L7/00
Abstract: 本发明公开了一种基于精确时间协议的时间同步装置和方法，其中所述装置包括本地时钟振荡源、PTP硬件辅助模块、PTP协议处理模块和时间调整模块，本地时钟振荡源生成本地时钟信号；PTP硬件辅助模块捕获经以太网物理层芯片输入的PTP报文，并记录此时本地时钟信号的本地时间戳；PTP协议处理模块解析所述PTP报文，并获得此时主时钟信号的主时钟时间戳；时间调整模块根据所述本地时间戳与所述主时钟时间戳的差值，调整所述本地时钟信号，使本地时钟信号与主时钟信号同步。本发明，采用IEEE1588时钟报文信号作为输入源，同步时间精度与PTP主时钟时间不超过10μs，可以满足各种应用场合和各种系统的同步精度要求。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.153 seconds)
