-
公开(公告)号：CN114528892A
公开(公告)日：2022-05-24
申请号：CN202011208990.X
申请日：2020-11-03
IPC分类号： G06K9/62 , G06T7/00 , G06N3/04 , G06N3/08 , G06V10/764 , G06V10/774 , G06V10/82
摘要： 本发明公开了一种基于深度学习的图像识别方法，包括采集不同型号输电线处于不同时间、地点和环境下的图片，并建立样本库；根据样本库构建卷积神经网络样本的训练集；根据所述训练集对构建的卷积神经网络进行训练，得到输电线故障检测模型；当对输电线图片进行识别时，将获取的图片输入输电线故障检测模型进行识别。本发明基于深度学习的图像识别方法来检测输电线破损的各种故障情况，利用图像自动识别的方式代替人工检测输电线，提高故障识别检测效率，降低人力成本，同时本发明将深度学习算法应用到输电线故障自动识别中，提高整体算法的鲁棒性及精度。
-
公开(公告)号：CN113254082B
公开(公告)日：2021-10-08
申请号：CN202110699799.8
申请日：2021-06-23
IPC分类号： G06F9/38
摘要： 本发明涉及处理器领域，提供一种条件分支指令处理方法及系统、CPU、芯片。所述条件分支指令处理方法包括：译码级对接收自取指级的指令进行译码，并将译码后的指令发送至执行级，其中译码后的指令包含条件分支指令以及条件分支指令的目标地址；译码级在接收到反馈自执行级的下一时钟周期可继续执行指令的确认信号的情况下，将条件分支指令的目标地址发送至取指级；取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据。本发明基于流水线结构实现条件分支指令处理，无需同时取顺序地址和目标地址的数据，降低功耗浪费，条件分支不跳转时流水线也不会停顿，提升系统性能。
-
公开(公告)号：CN115756609A
公开(公告)日：2023-03-07
申请号：CN202211468314.5
申请日：2022-11-22
摘要： 本发明公开了一种寄存器堆的校验装置、校验结构、处理器、写操作及读操作方法，寄存器堆设置有写端口，写端口接收写索引信号、写数据；装置包括：针对写端口设置的校验位生成电路；校验位生成电路的数量大于一个，且小于等于写端口的数量；其中，写端口传递写数据至校验位生成电路，校验位生成电路对写数据进行计算，得到第一校验位数据；其中，第一校验位数据用于与写数据进行拼接，以构成能够写入至写索引信号对应的写目标寄存器中的写目标数据。由此基于寄存器堆的每个写端口设置一套校验位生成电路，在不影响寄存器堆正常功能的情况下，使所有寄存器能够复用较少的校验位生成电路，可以有效节省电路资源。
-
公开(公告)号：CN115877741A
公开(公告)日：2023-03-31
申请号：CN202111147189.3
申请日：2021-09-29
IPC分类号： G05B19/042
摘要： 本发明公开了一种基于ARM的嵌入式操作系统低功耗系统，具体涉及嵌入式软件领域，包括微型处理器，所述微型处理器连接端设有运行软件检测模块、检修人员识别模块、运行速度控制模块、显卡控制模块和控制模块；所述微型处理器用于对数据进行整体运算和控制，同时将接收到的信息按照预设的应对进行相应的控制。本发明通过设置运行软件检测模块、检修人员识别模块和控制模块，通过对外信息的监测对电力系统中的用电进行一个控制，从而可以将检修人员的状态和所使用的设备的照明用电进行限制，降低不需要用电的消耗，从而有效的降低设备的功耗。
-
公开(公告)号：CN115827349A
公开(公告)日：2023-03-21
申请号：CN202211468895.2
申请日：2022-11-22
IPC分类号： G06F11/22 , G06F11/263 , G06F11/30
摘要： 本说明书公开了一种CPU功耗测试设备、方法、系统、控制芯片及测试芯片。首先，通过利用控制芯片的第一片内总线、第一通用输入输出控制器、片间总线、测试芯片的第二片内总线建立控制用CPU和测试芯片的第二存储单元之间的连接，接着，利用控制用CPU从控制芯片的第一存储单元中读取测试程序，且控制用CPU可以通过第一通用输入输出控制器和所述片间总线将读取到的测试程序写入至测试芯片的第二存储单元，实现针对CPU的功耗测试所需的快速方便的测试平台的构建，提升了测试平台重复使用性和广泛适配性。
-
公开(公告)号：CN112131019A
公开(公告)日：2020-12-25
申请号：CN202010982495.8
申请日：2020-09-17
IPC分类号： G06F9/54
摘要： 本发明提供了一种微内核操作系统进程间快速通信方法。该方法包括:将预定进程线性地址空间划分为若干子地址空间；若接收到通信请求，根据若干子地址空间的空闲地址空间分配出源地址和目标地址，源地址所对应的地址空间供发送进程存放将传输给接收进程的数据，发送进程为发出处理通信请求的进程；目标地址所对应的地址空间是分配给接收进程的空白缓冲区，接收进程为处理处理通信请求的进程；将源地址写入发送进程的发送段表，目标地址写入接收进程的接收段表；进程间通信时，将源地址与目标地址进行交换。本发明还提供了一种应用微内核操作系统进程间快速通信方法的计算机设备。
-
公开(公告)号：CN113254082A
公开(公告)日：2021-08-13
申请号：CN202110699799.8
申请日：2021-06-23
IPC分类号： G06F9/38
摘要： 本发明涉及处理器领域，提供一种条件分支指令处理方法及系统、CPU、芯片。所述条件分支指令处理方法包括：译码级对接收自取指级的指令进行译码，并将译码后的指令发送至执行级，其中译码后的指令包含条件分支指令以及条件分支指令的目标地址；译码级在接收到反馈自执行级的下一时钟周期可继续执行指令的确认信号的情况下，将条件分支指令的目标地址发送至取指级；取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据。本发明基于流水线结构实现条件分支指令处理，无需同时取顺序地址和目标地址的数据，降低功耗浪费，条件分支不跳转时流水线也不会停顿，提升系统性能。
-
公开(公告)号：CN116450402B
公开(公告)日：2023-08-18
申请号：CN202310708268.X
申请日：2023-06-15
摘要： 本发明公开了一种程序流监控方法、编译方法、装置、处理器及计算机设备，所述程序流对应有控制流和数据流；所述控制流包括若干基本块；基本块头部在编译阶段插入有控制流校验指令，以及基本块尾部在链接阶段插入有数据流校验指令；所述程序流监控方法包括：在所述程序流运行到当前基本块的情况下，执行所述当前基本块内的所述控制流校验指令以校验所述控制流的正确性；在所述当前基本块运行至所述数据流校验指令的情况下，确定所述当前基本块的所有指令的CRC签名值，以校验所述数据流的完整性。由此在数据流和控制流上对程序流进行双重监控，可以有效检测程序执行行为与预期不符的问题。
-
公开(公告)号：CN116450402A
公开(公告)日：2023-07-18
申请号：CN202310708268.X
申请日：2023-06-15
摘要： 本发明公开了一种程序流监控方法、编译方法、装置、处理器及计算机设备，所述程序流对应有控制流和数据流；所述控制流包括若干基本块；基本块头部在编译阶段插入有控制流校验指令，以及基本块尾部在链接阶段插入有数据流校验指令；所述程序流监控方法包括：在所述程序流运行到当前基本块的情况下，执行所述当前基本块内的所述控制流校验指令以校验所述控制流的正确性；在所述当前基本块运行至所述数据流校验指令的情况下，确定所述当前基本块的所有指令的CRC签名值，以校验所述数据流的完整性。由此在数据流和控制流上对程序流进行双重监控，可以有效检测程序执行行为与预期不符的问题。
-
公开(公告)号：CN115877934A
公开(公告)日：2023-03-31
申请号：CN202111139193.5
申请日：2021-09-27
IPC分类号： G06F1/3206 , G06F1/324 , G06F1/3287 , G06F1/3296
摘要： 本发明公开了一种嵌入式系统功耗控制方法，包括：满足预设条件时，控制嵌入式系统进入低功耗状态；接收到中断信号或驱动事件时，控制所述嵌入式系统恢复工作状态。本发明还公开了一种电子设备、嵌入式系统以及计算机可读存储介质。本发明通过检测嵌入式系统的状态满足预设条件时，控制嵌入式系统进入低功耗状态，在接收到中断信号或驱动事件时，控制嵌入式系统恢复工作状态，嵌入式系统的功耗与性能之间的平衡，既满足了嵌入式系统高实时性的需求，又实现了降低功耗的有益效果。
-
-
-
-
-
-
-
-
-
搜索结果
63 条记录 (耗时 0.086 秒)
