-
公开(公告)号:CN105006183B
公开(公告)日:2018-08-17
申请号:CN201510442588.0
申请日:2015-07-23
Applicant: 国网安徽省电力公司培训中心 , 郑州万特电气股份有限公司 , 国家电网公司
IPC: G09B9/00
Abstract: 本发明提供一种电能表检定实训教学考核模拟仿真方法,它包括以下步骤,步骤1:建模,根据各种电气设备的外形、操作面板的实际界面以及接线端子,建立各种不同类型的电能表、电能表检定装置、配电柜以及导线在内的电气设备的三维模型,每个电气设备对应一个独立的模型;步骤2:建立数据库,建立电能表检定规程理论学习及教学数据库,并根据实际电能表校验和电能表检定规程要求,形成不同校验项目的数据库;步骤3:仿真调用,调用步骤2建立好的电能表检定规程理论学习及教学数据库资料;根据实际电能表检定操作场景,调用步骤1中建立好的各种电气设备的三维模型,对各个电气设备的三维模型进行装配和连线,生成电能表检定实训的模拟仿真场景。
-
公开(公告)号:CN105006183A
公开(公告)日:2015-10-28
申请号:CN201510442588.0
申请日:2015-07-23
Applicant: 国网安徽省电力公司培训中心 , 郑州万特电气股份有限公司 , 国家电网公司
IPC: G09B9/00
Abstract: 本发明提供一种电能表检定实训教学考核模拟仿真方法,它包括以下步骤,步骤1:建模,根据各种电气设备的外形、操作面板的实际界面以及接线端子,建立各种不同类型的电能表、电能表检定装置、配电柜以及导线在内的电气设备的三维模型,每个电气设备对应一个独立的模型;步骤2:建立数据库,建立电能表检定规程理论学习及教学数据库,并根据实际电能表校验和电能表检定规程要求,形成不同校验项目的数据库;步骤3:仿真调用,调用步骤2建立好的电能表检定规程理论学习及教学数据库资料;根据实际电能表检定操作场景,调用步骤1中建立好的各种电气设备的三维模型,对各个电气设备的三维模型进行装配和连线,生成电能表检定实训的模拟仿真场景。
-
公开(公告)号:CN107861085A
公开(公告)日:2018-03-30
申请号:CN201711295530.3
申请日:2017-12-08
Applicant: 国网安徽省电力公司宿州供电公司 , 安徽南瑞中天电力电子有限公司 , 国家电网公司
CPC classification number: G01R35/00 , G06Q50/06 , G08B21/185 , H04N7/183
Abstract: 本发明公开一种计量箱智能管理系统,包括手持操作装置,其包括第一控制器;计量箱管理装置,其包括位于计量箱且通信连接的第二控制器和门锁;远程监管系统,其包括发出巡检指令和/或控制所述门锁启闭的启闭指令给所述第一控制器存储的第三控制器;其中,所述门锁接收所述第一控制器发出的所述启闭指令,生成启闭实时信息,经所述第二控制器存储后发送至所述第三控制器;所述第二控制器根据所述第一控制器发出的所述巡检指令,生成巡检实时信息并发送至所述第三控制器。本发明通过手持操作装置、计量箱管理装置以及远程监管系统之间的通信,实现箱门检测、巡检打卡以及远程监管系统的信息化与智能化管理。
-
公开(公告)号:CN104198814A
公开(公告)日:2014-12-10
申请号:CN201410459611.2
申请日:2014-09-11
Applicant: 国家电网公司 , 国网安徽省电力公司宿州供电公司
IPC: G01R25/00
Abstract: 本发明公开了一种由同一时钟源标定采样时刻的数字化相位核准装置,包括用于前端信号采集的FPGA硬件单元和用于后端数据处理的PowerPC微处理器,所述FPGA硬件单元和PowerPC微处理器通过总线相连;还包括分别与总线相连的SDRAM和FLASH;所述FPGA硬件单元的输入端设置有1路同步脉冲信号接收接口、1路A/D采样接口、2路并行FT3数据接收接口和2路并行光纤以太网数据接收接口。具有结构简单、制作方便、实用性强的优点,可以消除现有技术中来自不同时钟源因晶振误差而导致的相位校验误差,保证响应的一致性,以满足智能变电站以及数字化变电站对于电气量相位校核的高精度迫切要求。
-
公开(公告)号:CN204086395U
公开(公告)日:2015-01-07
申请号:CN201420520856.7
申请日:2014-09-11
Applicant: 国家电网公司 , 国网安徽省电力公司宿州供电公司
IPC: G01R25/00
Abstract: 本实用新型公开了一种由同一时钟源标定采样时刻的数字化相位核准装置,包括用于前端信号采集的FPGA硬件单元和用于后端数据处理的PowerPC微处理器,所述FPGA硬件单元和PowerPC微处理器通过总线相连;还包括分别与总线相连的SDRAM和FLASH;所述FPGA硬件单元的输入端设置有1路同步脉冲信号接收接口、1路A/D采样接口、2路并行FT3数据接收接口和2路并行光纤以太网数据接收接口。具有结构简单、制作方便、实用性强的优点,可以消除现有技术中来自不同时钟源因晶振误差而导致的相位校验误差,保证响应的一致性,以满足智能变电站以及数字化变电站对于电气量相位校核的高精度迫切要求。
-
-
-
-