-
公开(公告)号：CN105720563B
公开(公告)日：2019-07-19
申请号：CN201410742994.4
申请日：2014-12-05
IPC分类号： H02H7/20
摘要： 本发明涉及一种基于FPGA的多原理继电保护芯片及其方法，所述芯片包括数据采集模块、FPGA模块、MCU模块和通信外设接口；所述数据采集模块、FPGA模块、MCU模块和通信外设接口依次连接。所述方法包括将输入的电压、电流模拟量转换为电压信号；将电压信号输入到多路选择器和AD单元；将AD单元转换后的数字信号发送至FFT单元中进行运算；将FFT单元运算后得到的信号发送到测量单元和硬件保护算法单元中；将FFT单元、测量单元和硬件保护算法单元的运算结果发送到数据缓冲区；数据缓冲区的继电器动作信号发送给输出控制和MCU模块中调度控制单元；MCU模块将相关控制数据与调度控制单元进行交互。
-
公开(公告)号：CN105720684A
公开(公告)日：2016-06-29
申请号：CN201410738146.6
申请日：2014-12-05
CPC分类号： Y02E60/725 , Y04S10/20
摘要： 本发明提出一种基于FPGA的微机保护方法及其系统，所述方法包括(1)数据采集将多路输入的电流、电压模拟量转换为模拟信号；(2)将模拟信号转换为数字信号；(3)进行傅氏算法和硬件保护算法；(4)将故障信息和控制信息与MCU通信，完成硬件保护动作。所述系统包括数据采集模块、FPGA继电保护模块、存储器管理、看门狗电路、静态随机存储器、快闪存储器和对外接口；所述数据采集模块、FPGA继电保护模块、存储器管理和对外接口连接；所述存储器管理外接实时时钟、看门狗电路、静态随机存储器和快闪存储器。本发明利用FPGA的硬件并行执行程序提高硬件保护逻辑的处理速度，保证系统的安全性和可靠性。
-
公开(公告)号：CN103323737B
公开(公告)日：2016-04-20
申请号：CN201310233621.X
申请日：2013-06-13
IPC分类号： H04L12/40
摘要： 本发明涉及一种基于电能表通信规约RS-485接口极性检测方法及其系统，所述方法包括：（1）将RS-485接收器接收的信号储存到寄存器中；（2）对储存数据进行判断；（3）切换极性开关；（4）检测结束，开始后继数据接收。所述系统包括反相器、接收器单元、发送器单元和极性检测单元；极性检测单元包括时钟电路、极性检测电路和移位寄存器；所述发送器单元信号输入管脚与反相器相连，所述接收器单元信号输入管脚与另一反相器相连。本发明RS-485模块的组网时A、B极性可任意更改；采用只在集中器或采集器上加上下拉电阻，使组网简单可靠。
-
公开(公告)号：CN103323737A
公开(公告)日：2013-09-25
申请号：CN201310233621.X
申请日：2013-06-13
IPC分类号： G01R31/06
摘要： 本发明涉及一种基于电能表通信规约RS-485接口极性检测方法及其系统，所述方法包括：（1）将RS-485接收器接收的信号储存到寄存器中；（2）对储存数据进行判断；（3）切换极性开关；（4）检测结束，开始后继数据接收。所述系统包括反相器、接收器单元、发送器单元和极性检测单元；极性检测单元包括时钟电路、极性检测电路和移位寄存器；所述发送器单元信号输入管脚与反相器相连，所述接收器单元信号输入管脚与另一反相器相连。本发明RS-485模块的组网时A、B极性可任意更改；采用只在集中器或采集器上加上下拉电阻，使组网简单可靠。
-
公开(公告)号：CN105866563A
公开(公告)日：2016-08-17
申请号：CN201510031435.7
申请日：2015-01-22
IPC分类号： G01R31/00
摘要： 本发明提供一种继电保护算法验证系统及其方法，所述系统包括依次连接的故障仿真模型模块、实时控制模块、通信模块、缓冲区模块、FFT模块和继电保护算法模块。所述方法包括(1)选定故障仿真模型，产生电力系统故障信号；(2)将电力系统故障信号进行傅里叶变换；(3)计算基波相关信息，根据计算结果判断有效性。本发明采用Matlab和FPGA联合编程，充分利用Matlab/Simulink故障仿真功能，较全面地模拟各种电力系统故障，降低了电力系统故障信号产生的难度。Matlab和FPGA采用TCP/IP端口进行数据传递，通过设定传递速率，可以兼容数据采集系统与FPGA交互的接口。
-
公开(公告)号：CN104810794A
公开(公告)日：2015-07-29
申请号：CN201510243443.8
申请日：2015-05-13
IPC分类号： H02H7/04
摘要： 本发明提出一种基于FPGA的复压过流保护方法，所述方法包括(1)计算复压过流保护；(2)采用上位机定值匹配；(3)采用移位乘除法；(4)采用状态机分时复用；(5)测试复压过流保护。本发明采用基于FPGA的硬件平台，利用FPGA高速并行计算提高硬件保护逻辑的处理速度，保证动作的安全性和可靠性。采用上位机定值匹配技术，在保证高精度的同时，大幅减少运算复杂度和运算量，提高运算速度。采用移位乘除法减少乘法器和除法器的使用，提高资源利用率。采用状态机设计方法，将乘法器、加法器、比较器的资源进行分时复用，大幅提高硬件资源的利用率。
-
公开(公告)号：CN104577957A
公开(公告)日：2015-04-29
申请号：CN201510038757.4
申请日：2015-01-26
IPC分类号： H02H3/08
摘要： 本发明提出一种基于FPGA的反时限过流保护方法，所述方法包括(1)计算反时限过流保护；(2)采用乘除法转换；(3)采用状态机分时复用；(4)检测电流反时限特性；(5)进行仿真测试。本发明采用基于FPGA的硬件平台，利用FPGA高速并行计算提高硬件保护逻辑的处理速度，保证动作的安全性和可靠性。采用二次项拟合方法对一般反时限曲线的指数部分进行优化，大幅减少运算复杂度和运算量，提高运算速度。采用乘除法转换方法减少除法器的使用，提高资源利用率。采用状态机设计方法，将乘法器、加法器、比较器的资源进行分时复用，大幅提高硬件资源的利用率。
-
公开(公告)号：CN105720684B
公开(公告)日：2019-07-23
申请号：CN201410738146.6
申请日：2014-12-05
CPC分类号： Y02E60/725 , Y04S10/20
摘要： 本发明提出一种基于FPGA的微机保护方法及其系统，所述方法包括(1)数据采集将多路输入的电流、电压模拟量转换为模拟信号；(2)将模拟信号转换为数字信号；(3)进行傅氏算法和硬件保护算法；(4)将故障信息和控制信息与MCU通信，完成硬件保护动作。所述系统包括数据采集模块、FPGA继电保护模块、存储器管理、看门狗电路、静态随机存储器、快闪存储器和对外接口；所述数据采集模块、FPGA继电保护模块、存储器管理和对外接口连接；所述存储器管理外接实时时钟、看门狗电路、静态随机存储器和快闪存储器。本发明利用FPGA的硬件并行执行程序提高硬件保护逻辑的处理速度，保证系统的安全性和可靠性。
-
公开(公告)号：CN104810791A
公开(公告)日：2015-07-29
申请号：CN201510240664.X
申请日：2015-05-13
IPC分类号： H02H3/26
摘要： 本发明提出一种基于FPGA的差动保护方法，所述方法包括(1)计算差动保护；(2)同相通道采样；(3)采用上位机定值匹配；(4)采用移位乘除法；(5)采用状态机分时复用；(6)测试变压器的比率制动特性。本发明利用FPGA高速并行计算提高硬件保护逻辑的处理速度，保证动作的安全性和可靠性。采用同相通道采样技术，保证差动保护两端电流偏离的同步性，减少动作误差，保证动作精度；采用上位机定值匹配技术，在保证高精度的同时，大幅减少运算复杂度和运算量，提高运算速度。采用移位乘除法减少乘法器和除法器的使用，提高资源利用率。采用状态机设计方法，将乘法器、加法器、比较器的资源进行分时复用，大幅提高硬件资源的利用率。
-
公开(公告)号：CN104578010A
公开(公告)日：2015-04-29
申请号：CN201510039323.6
申请日：2015-01-27
摘要： 本发明涉及一种基于FPGA的全阻抗距离保护方法，所述方法包括(1)计算阻抗保护；(2)采用上位机定值匹配；(3)采用移位乘除法；(4)采用状态机分时复用；(5)测试阻抗保护特性；(6)进行仿真测试。本发明采用基于FPGA的硬件平台，利用FPGA高速并行计算提高硬件保护逻辑的处理速度，保证动作的安全性和可靠性。采用基于FPGA的全阻抗距离保护硬件算法，减少正序、负序电压和电流等启动元件的判断过程，实时计算并进行逻辑判断，进一步保护继保动作的可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
31 条记录 (耗时 0.083 秒)
