-
公开(公告)号:CN1502198A
公开(公告)日:2004-06-02
申请号:CN02804849.0
申请日:2002-02-20
申请人: 国际商业机器公司
发明人: 简·L·卡尔维格纳斯 , 玛库·海蒂斯 , 约瑟夫·F·洛根 , 法布瑞斯·J·维尔普兰肯
IPC分类号: H04L29/06
CPC分类号: H04L49/3081 , G06F13/4243 , H04L2012/5681
摘要: 一种通过将限定符插入控制块内减少存储器访问的方法和系统。在一个实施例中,系统包括被配置用于除了数据帧的处理器。该处理器可以包括多个被配置用于存储数据帧的缓冲器,其中每个数据帧可以与帧控制块相关。与数据帧相关的每个帧控制块可以与一个或者多个缓冲器控制块相关。每个控制块,例如帧控制块、缓冲器控制块均可以包括一个或者多个限定符字段,该限定符字段包括与当前控制块无关的信息。此外,各限定符可以包括与另一个控制块有关的信息。队列内的最后帧控制块以及与帧控制块相关的最后缓冲器控制块可以包括没有信息的字段,从而减少了为了访问这些字段内的信息进行的存储器访问。
-
公开(公告)号:CN1219384C
公开(公告)日:2005-09-14
申请号:CN02807177.8
申请日:2002-01-28
申请人: 国际商业机器公司
发明人: 克劳德·贝索 , 简·L·卡尔维格纳克 , 玛库·海蒂斯 , 约瑟夫·F·洛根 , 法布瑞斯·J·维尔普兰肯
CPC分类号: H04L49/901 , H04L12/1881 , H04L47/10 , H04L47/20 , H04L49/90
摘要: 公开了网络处理器上的多播传输,以便使多播传输存储器需求降至最小,并考虑到端口性能差异。在网络处理器上多播传输的帧数据被读入各种控制结构和一个基准与其相关的缓冲器中。基准帧和相关的控制结构允许在不产生帧的多个副本的情况下,服务于多播传输目标。此外,相同的基准帧和控制结构允许把为每个多播传输目标分配的缓冲器返回给自由缓冲器队列,而不必等到所有多播传输完成为止。
-
公开(公告)号:CN100571182C
公开(公告)日:2009-12-16
申请号:CN02809103.5
申请日:2002-01-31
申请人: 国际商业机器公司
发明人: 吉恩·L·盖尔维格纳斯 , 威廉·J·格特金格尔 , 格伦·H·翰德洛格坦 , 玛库·C·海蒂斯 , 约瑟夫·F·洛根 , 詹姆斯·F·米库斯 , 戴维·A·诺盖尔德 , 法布瑞斯·维尔普兰肯
CPC分类号: H04L12/5601 , H04L2012/5636 , H04L2012/5679 , H04L2012/5685
摘要: 网络处理器(NP)由多个操作性连接的芯片构成。NP包含网络处理器复合(NPC)芯片,连接至数据流芯片,和数据存储存储器,连接至数据流芯片。可选的调度器芯片被连接至数据流芯片。所提及的部件被复制以产生对称的入口和出口结构。
-
公开(公告)号:CN1529963A
公开(公告)日:2004-09-15
申请号:CN02809103.5
申请日:2002-01-31
申请人: 国际商业机器公司
发明人: 吉恩·L·盖尔维格纳斯 , 威廉·J·格特金格尔 , 格伦·H·翰德洛格坦 , 玛库·C·海蒂斯 , 约瑟夫·F·洛根 , 詹姆斯·F·米库斯 , 戴维·A·诺盖尔德 , 法布瑞斯·维尔普兰肯
CPC分类号: H04L12/5601 , H04L2012/5636 , H04L2012/5679 , H04L2012/5685
摘要: 网络处理器(NP)由多个操作性连接的芯片构成。NP包含网络处理器复合(NPC)芯片,连接至数据流芯片,和数据存储存储器,连接至数据流芯片。可选的调度器芯片被连接至数据流芯片。所提及的部件被复制以产生对称的入口和出口结构。
-
公开(公告)号:CN1498480A
公开(公告)日:2004-05-19
申请号:CN02807177.8
申请日:2002-01-28
申请人: 国际商业机器公司
发明人: 克劳德·贝索 , 简·L·卡尔维格纳克 , 玛库·海蒂斯 , 约瑟夫·F·洛根 , 法布瑞斯·J·维尔普兰肯
CPC分类号: H04L49/901 , H04L12/1881 , H04L47/10 , H04L47/20 , H04L49/90
摘要: 公开了网络处理器上的多播传输,以便使多播传输存储器需求降至最小,并考虑到端口性能差异。在网络处理器上多播传输的帧数据被读入各种控制结构和一个基准与其相关的缓冲器中。基准帧和相关的控制结构允许在不产生帧的多个副本的情况下,服务于多播传输目标。此外,相同的基准帧和控制结构允许把为每个多播传输目标分配的缓冲器返回给自由缓冲器队列,而不必等到所有多播传输完成为止。
-
-
-
-