-
公开(公告)号：CN102696199A
公开(公告)日：2012-09-26
申请号：CN200980162749.3
申请日：2009-12-11
申请人： 中兴通讯股份有限公司
IPC分类号： H04L12/28
CPC分类号： H04L12/5601 , H04L49/3081
摘要： 本发明公开了一种数字用户线(xDSL)数据传输设备，在线卡内设有xDSL套片和第一芯片，主控板内设有流量管理芯片和第二芯片；第一芯片通过通用异步传输模式测试和操作物理接口(UTOPLA)、或在同步光纤网络上承载数据包的传递物理接口(POSPHY)总线与xDSL套片相连，通过SERDES总线与背板相连；第二芯片通过UTOPLA、或POSPHY总线与流量管理芯片相连，通过SERDES总线与背板相连；第一芯片和第二芯片在上下行方向执行UTOPLA、或POSPHY总线与SERDES总线之间的数据转换。本发明还公开了一种xDSL数据传输方法，实现了低成本、高性能的xDSL数据传输。
-
公开(公告)号：CN100444694C
公开(公告)日：2008-12-17
申请号：CN01138419.0
申请日：2001-11-09
申请人： 阿尔卡塔尔公司
发明人： 简·斯帕恩杰斯 , 克里斯蒂安·万德奥维尔
CPC分类号： H04L49/3081 , H04L49/55 , H04L2012/5627 , H04Q11/0478
摘要： 本发明涉及用于发送和接收数据的一个装置，这个装置包括：多个输入和多个相应的输出，对于每一对输入和输出，有一个激活的终端板子来连接这个输入与这个输出，并且进一步用于发送数据，至少一个备用终端板子，每一个包括终端板子装置，该装置被调节成用于测试与它相关的这个链路的质量，并且将所述质量与一预定准则进行比较，并且产生到所述每一个终端板子的第一控制装置的一个控制信号，这第一控制装置用另一个链路来替代这个发生了故障的链路，如果这个质量不满足这个预定准则，和第二控制装置，被连接到这个激活和备用终端板子，它被调节成修改所述开关设备中至少一个的工作，以使在一个激活终端板子发生了故障的情形下，该板子被这个备用终端板子所替代。
-
公开(公告)号：CN1274108C
公开(公告)日：2006-09-06
申请号：CN02157832.X
申请日：1994-12-01
申请人： 株式会社东芝
CPC分类号： H04L49/3009 , H04L49/30 , H04L49/3081 , H04L49/505 , H04L49/557 , H04L2012/5625 , H04L2012/5652 , H04L2012/5674
摘要： 一种用于ATM的交换方法，包括下列步骤：接收构成与ATM单元有关的信息数据的位串；将该位串存储到输入FIFO存储器中；在存储于该输入FIFO存储器的位串中检索表示帧开端的位特征；核对该表示帧开端的位特征是否存在于该帧的帧长的开头；寻找该位特征中信元的开端；在该位特征按帧长的间隔顺序出现时，按信元单位进行信息数据的处理；将指示信元流的目标文件的信息存储在输出FIFO存储器中；以及输出该信息。
-
公开(公告)号：CN1271826C
公开(公告)日：2006-08-23
申请号：CN00817687.6
申请日：2000-10-27
申请人： 西门子公司
CPC分类号： G06F11/2025 , G06F11/1687 , G06F11/2038 , H04L49/3081 , H04L2012/5627 , H04Q11/0478 , Y10S707/99931 , Y10S707/99953
摘要： 本发明涉及一种用于运行第二计算机(22)的方法，其中在开始时在源计算机(12)的存储器单元中存储有第一数据集(112)和第二数据集(114)。在对数据集(112、114)的拷贝进行传输期间，在源计算机(12)和第二计算机(22)中根据是否相关的数据集已经进行了传输来对变化信号(150、154)进行处理。
-
公开(公告)号：CN1623302A
公开(公告)日：2005-06-01
申请号：CN02828438.0
申请日：2002-03-01
申请人： 印芬龙科技股份有限公司
发明人： 赖马·图特 , 弗里德里希·盖斯勒 , 安德烈亚斯·福格拉尔 , 马丁·埃德曼 , 米歇尔·格尔林 , 弗伦茨-约瑟夫·沙费尔 , 马提亚·海因克
CPC分类号： H04L49/3081 , H04L49/30 , H04L49/3009 , H04L49/351 , H04L2012/5665
摘要： 一种ATM节点设备(1)的ATM端口模块，具有ATM控制器(3)，用于处理通过传输线(5)传输过来的ATM信元，其特征在于所述ATM端口模块(2)包括以太网交换机接口(6)，用于将ATM端口模块(2)与该ATM节点设备(1)的以太网交换机核心模块(7)相连。
-
公开(公告)号：CN1606293A
公开(公告)日：2005-04-13
申请号：CN200410092177.5
申请日：2004-10-08
申请人： 阿尔卡特公司
IPC分类号： H04L12/56
CPC分类号： H04L47/10 , H04L12/5601 , H04L47/20 , H04L47/22 , H04L47/263 , H04L47/30 , H04L47/36 , H04L49/30 , H04L49/3081 , H04L49/503 , H04L2012/5636 , H04L2012/5682 , Y02D50/10
摘要： 用于链路层基于端口的硬件实现的接受速率限制控制的装置。该装置使用跟踪接收端口缓冲器占用率水平的单个的增减计数器。通过由帧接收信号和反馈帧接受控制信号所时间截短的接收线路速率时钟信号来增加单个的增减计数器。以从接收端口缓冲器中提取内容的服务水平协议SLA协商的约定速率来减小单个的增减计数器。比较器的输出被提供给主从触发器，该比较器确定何时端口接收缓冲器占用率水平低于低水位接收端口缓冲器占用率水平，以及确定何时接收端口缓冲器占用率水平高于最大突发大小，所述主从触发器产生帧接受控制信号，当端口接收缓冲器占用率水平转换在低水位和最大突发大小的接收端口缓冲器占用率水平之间时其表现出滞后。由于使用少量的逻辑门来接收内容，因此所实现的链路层基于端口的硬件实现的接受速率限制控制的优点得自于以线路速率实时强制执行的确定的响应。
-
公开(公告)号：CN1169327C
公开(公告)日：2004-09-29
申请号：CN02146038.8
申请日：2002-10-23
申请人： 卓联半导体V.N.股份有限公司
CPC分类号： H04L49/3081 , H04L43/00 , H04L43/0829 , H04L43/0852 , H04L43/087 , H04L43/106 , H04L49/206 , H04L49/3009 , H04L2012/5625 , H04L2012/5628 , H04L2012/5649
摘要： 本发明提供了估算的方法和设备，用于估算数据交换设备在处理和传送、延迟、抖动和损失敏感数据流方面的性能。所述设备包括接收跟踪记录和发送跟踪记录，所述方法包括接收和发送跟踪记录的检查，以估算数据交换设备的性能。优点包括数据传送等待时间估计、数据传送抖动和数据片段损失的可用性，以便能够提供流动数据服务。
-
公开(公告)号：CN1157893C
公开(公告)日：2004-07-14
申请号：CN00802434.0
申请日：2000-10-25
申请人： 三星电子株式会社
发明人： 周相完
IPC分类号： H04L12/28
CPC分类号： H04Q11/0478 , H04L47/10 , H04L47/20 , H04L47/50 , H04L47/522 , H04L47/6215 , H04L47/627 , H04L49/20 , H04L49/254 , H04L49/30 , H04L49/3081 , H04L49/503 , H04L2012/5637 , H04L2012/5647 , H04L2012/5651
摘要： 本发明提供一种用于ATM交换机的可确保的帧速率(GFR)业务提供装置和方法。一个信元一致性部分，相对于通用信元速率算法(GCRA)、信元损耗优先级(CLP)比特以及最大帧长(MFS)用于把一个测试应用到一输入帧中的每个信元，如果该帧的所有信元都通过了该测试，则把该帧中的每个信元的一致性比特(CB)设置为一个一致性值，而如果该帧的至少一个信元没有通过该测试，则把该帧中的每个信元的CB设置为一个非一致性值。一个缓冲管理部分，用于把具有设置为一致性值的CB的信元分配到一个高优先级队列，把具有设置为非一致性值的CB的信元分配到一个低优先级队列，利用可确保的一个最小信元速率(MCR)发射分配到高优先级队列中的信元，而以网络中的一个可用带宽所允许的一个信元速率来发射分配到低优先级队列中的信元。
-
公开(公告)号：CN1502198A
公开(公告)日：2004-06-02
申请号：CN02804849.0
申请日：2002-02-20
申请人： 国际商业机器公司
发明人： 简·L·卡尔维格纳斯 , 玛库·海蒂斯 , 约瑟夫·F·洛根 , 法布瑞斯·J·维尔普兰肯
IPC分类号： H04L29/06
CPC分类号： H04L49/3081 , G06F13/4243 , H04L2012/5681
摘要： 一种通过将限定符插入控制块内减少存储器访问的方法和系统。在一个实施例中，系统包括被配置用于除了数据帧的处理器。该处理器可以包括多个被配置用于存储数据帧的缓冲器，其中每个数据帧可以与帧控制块相关。与数据帧相关的每个帧控制块可以与一个或者多个缓冲器控制块相关。每个控制块，例如帧控制块、缓冲器控制块均可以包括一个或者多个限定符字段，该限定符字段包括与当前控制块无关的信息。此外，各限定符可以包括与另一个控制块有关的信息。队列内的最后帧控制块以及与帧控制块相关的最后缓冲器控制块可以包括没有信息的字段，从而减少了为了访问这些字段内的信息进行的存储器访问。
-
公开(公告)号：CN1489331A
公开(公告)日：2004-04-14
申请号：CN02157832.X
申请日：1994-12-01
申请人： 株式会社东芝
CPC分类号： H04L49/3009 , H04L49/30 , H04L49/3081 , H04L49/505 , H04L49/557 , H04L2012/5625 , H04L2012/5652 , H04L2012/5674
摘要： 一种交换装置，包括：输入端口，具有接收构成ATM单元有关的信息数据的位串、并临时性保持该位串的输入FIFO存储器；按顺序进行帧同步处理和信元同步处理的处理器，所述帧同步处理通过参照所述输入FIFO存储器、在存储于该输入FIFO存储器的位串中检索表示帧开端的位特征，并核对该位特征是否存在于帧长的开头，所述信元同步处理先找到输入的位串中表示帧开端的位特征，并在该位特征按帧长的间隔顺序出现时、从该位特征最能够确认信元开端，和按信元单位进行信息数据的处理；以及输出端口，具有临时性存储由所述处理器作成的指示信元流的目标文件的信息、并将其输出的输出FIFO存储器。
-
-
-
-
-
-
-
-
-
搜索结果
198 条记录 (耗时 0.023 秒)
