对中断等待影响最小的热调节控制方法、系统和处理器

    公开(公告)号:CN101093414A

    公开(公告)日:2007-12-26

    申请号:CN200710109067.9

    申请日:2007-06-15

    IPC分类号: G06F1/20 G06F13/24

    摘要: 提供了一种用于对中断等待时间影响最小的热调节控制的计算机实现的方法、数据处理系统和处理器。监控中断状态比特的设置。作为对设置该中断状态比特的响应,确定与该中断状态比特相关联的中断是否是无屏蔽的中断。作为对无屏蔽的中断的响应,禁用现有调节模式并处理该中断,其中缩短了集成电路的中断等待时间。

    用于热调节中的滞后的方法、系统和处理器

    公开(公告)号:CN100520680C

    公开(公告)日:2009-07-29

    申请号:CN200710109071.5

    申请日:2007-06-15

    IPC分类号: G06F1/20

    摘要: 提供了一种用于热调节中的滞后的计算机实现的方法、数据处理系统和处理器。数字热传感器感应集成电路中的温度。确定感应温度是否大于或等于调节温度。作为对感应温度达到或超过调节温度的响应,初始化调节模式。数字热传感器感应新的温度。确定该新感应温度是否小于结束调节温度。作为对该新感应温度小于结束调节温度的响应,禁用调节模式。

    实现热调节逻辑的数据处理系统和方法

    公开(公告)号:CN101093412A

    公开(公告)日:2007-12-26

    申请号:CN200710104647.9

    申请日:2007-05-18

    IPC分类号: G06F1/20 G05D23/20

    摘要: 提供了一种用于实现热调节逻辑的计算机实现的方法、数据处理系统和处理器。从数字热传感器接收感应温度值,该感应温度值表示集成电路中与该数字热传感器关联的单元的当前温度。报告该感应温度,作为状态寄存器中的当前温度。作为对当前温度超过第一预定值的响应,调节集成电路中的单元。

    实现运动模糊化的图像处理

    公开(公告)号:CN1201268C

    公开(公告)日:2005-05-11

    申请号:CN00118856.9

    申请日:2000-06-15

    IPC分类号: G06T15/10 G06T15/70

    摘要: 用于显示计算机图形的方法、装置和系统,其中运动矢量与图形图元的各个顶点相关联,其中运动矢量代表相关顶点的时变参数的变化,衰退因子与图形图元相关联。然后图形图元顶点的光栅数据被内插来产生一组光栅数据。图形图元顶点的运动矢量数据被内插以产生相应的一组像素矢量。然后从衰退因子该组光栅数据和该组像素矢量通过内插光栅数据来产生一组运动直线。由模糊化模拟的时变参数包括图形图元的位置。

    集成电路热管理系统
    6.
    发明授权

    公开(公告)号:CN101356486B

    公开(公告)日:2011-10-19

    申请号:CN200780001298.6

    申请日:2007-06-13

    IPC分类号: G06F1/20 G06F1/32

    摘要: 提供了用于管理热管理系统的状态机、计算机实现的方法、数据处理系统以及处理器。确定多个数字热传感器是有故障的还是工作的。响应于多个数字热传感器中的至少一个是工作的,监控与工作的数字热传感器相关联的集成电路内的至少一个单元的节电模式。响应于该至少一个单元处于节电模式,禁用工作的数字热传感器。

    对中断等待影响最小的热调节控制方法、系统

    公开(公告)号:CN100543645C

    公开(公告)日:2009-09-23

    申请号:CN200710109067.9

    申请日:2007-06-15

    IPC分类号: G06F1/20 G06F13/24

    摘要: 提供了一种用于对中断等待时间影响最小的热调节控制的计算机实现的方法、数据处理系统和处理器。监控中断状态比特的设置。作为对设置该中断状态比特的响应,确定与该中断状态比特相关联的中断是否是无屏蔽的中断。作为对无屏蔽的中断的响应,禁用现有调节模式并处理该中断,其中缩短了集成电路的中断等待时间。监控中断状态比特的清空。作为对中断状态比特清空的响应,启用现有调节模式。

    在处理器与外部设备之间传送指令和数据的系统和方法

    公开(公告)号:CN101243421A

    公开(公告)日:2008-08-13

    申请号:CN200680030145.X

    申请日:2006-08-16

    CPC分类号: G06F13/24

    摘要: 本发明提供了一种用于在处理器和外部设备之间传送指令和数据的系统和方法。所述系统和方法使用通道接口作为在处理器和存储器流控制器之间通信的主要机制。所述通道接口提供用于例如与处理器设备、存储器流控制设备、机器状态寄存器以及外部处理器中断设备进行通信的通道。可以将这些通道指定为阻塞或非阻塞。对于阻塞通道,当没有可从相应寄存器读取的数据时,或没有可供写入相应寄存器的空间时,将处理器置于低功率“停止”状态。当数据变得可用或空间被释放时,通过跨阻塞通道的通信自动唤醒所述处理器。因此,本发明的通道允许将处理器保持在低功率状态。

    在DRAM存储器中处理写屏蔽的方法

    公开(公告)号:CN101176159A

    公开(公告)日:2008-05-07

    申请号:CN200680016129.5

    申请日:2006-05-16

    IPC分类号: G11C7/10

    CPC分类号: G11C7/1006

    摘要: 提供了一种用于在DRAM存储器系统中对写屏蔽操作进行处理的方法、装置和计算机程序产品。本发明消除了对两端口阵列的需求,因为当接收到数据时就进行屏蔽生成。需要更少的逻辑用于屏蔽计算,因为256个可能的字节值中的仅仅144个被解码。所述屏蔽值被生成并被存储在屏蔽阵列中。写数据被独立地存储在写缓冲器中。所述屏蔽值被用于生成写屏蔽命令。一旦所述写屏蔽命令被发出,则所述写数据和所述屏蔽值就被传送到复用器。所述复用器使用所述屏蔽值对所述写数据进行屏蔽,从而所述被屏蔽的数据可被存储在DRAM中。