-
公开(公告)号：CN110991629A
公开(公告)日：2020-04-10
申请号：CN201911062196.6
申请日：2019-11-02
申请人： 复旦大学
摘要： 本发明属于神经元器件技术领域，具体为一种基于忆阻器的神经元电路。本发明的神经元电路包括：积分重置电路、电阻比较电路和脉冲输出电路；积分重置电路以外部电路的电流作为输入，通过忆阻器的复位或置位操作来实现对输入电流的积分，并以忆阻器实时阻值的监测电压作为输出；电阻比较电路接收实时监测电压，将其与参考电阻的电压信号进行比较，并将电阻比较结果输出给脉冲输出电路；当实时监测电压越过阈值，脉冲输出电路向外部电路输出神经脉冲信号，同时把反馈信号发送给积分重置电路，使积分重置电路的忆阻器阻值重置。本发明具有集成后面积代价低，且实时性好、误操作率低的特点。
-
公开(公告)号：CN110750300A
公开(公告)日：2020-02-04
申请号：CN201910881699.X
申请日：2019-09-18
申请人： 复旦大学
IPC分类号： G06F9/30
摘要： 本发明属于处理器技术领域，具体一种基于忆阻器存储器内处理的混合计算装置。本发明的混合计算装置包括通用处理核、指令存储器、基于忆阻器的具有存储器内处理的数据存储器、输入设备和输出设备；通用处理核包括基本计算机控制器和基本计算机运算器；指令存储器为一个用于存放程序指令的常规存储器；基于忆阻器的具有存储器内处理的数据存储器为一个能够实现特定逻辑功能的数据存储器；输入输出设备为系统所需的输入和输出设备。本发明的混合计算装置重新设计了系统数据通路和控制逻辑，可在存储器阵列或存储器阵列附近中处理一些数据，显著减少通过总线传输的数据，从而降低功耗并提高性能。
-
公开(公告)号：CN114596907A
公开(公告)日：2022-06-07
申请号：CN202210183075.2
申请日：2022-02-28
申请人： 复旦大学
摘要： 本发明属于存储器技术领域，具体为一种可用于训练的忆阻器阵列系统。本发明系统包括：WL与BL寄存器，输入驱动，用于存储数据信息的忆阻器阵列，将忆阻器阵列输出的模拟信号转换为数字信号模数转换器，用于对ADC输出的数字信号进行处理的移位加法器。忆阻器双向读取方法，包括：（1）正向读取，固定SL为高压，通过BL所加电压来选中存储单元，对应于正向传播计算过程；（2）反向读取，改变存储单元两端所加电压，固定BL为高压，通过SL所加电压来选中存储单元。本发明在完全不改变和增加阵列单元结构的前提下，完全不降低阻变存储单元的双向读取速度和裕度，极大地降低忆阻器读操作耗时，实现双向读操作。
-
公开(公告)号：CN110991628A
公开(公告)日：2020-04-10
申请号：CN201911062185.8
申请日：2019-11-02
申请人： 复旦大学
IPC分类号： G06N3/063
摘要： 本发明属于神经元器件技术领域，具体涉及一种基于电荷泵的神经元电路。本发明的神经元电路包括：积分重置电路、电压比较电路和脉冲输出电路；积分重置电路以外部电路的电流作为输入，首先把经过突触调制的电流脉冲信号转换成电压脉冲，再利用电荷泵实现电压脉冲信号的累加，进而实现积分，并将积分电压作为输出；电压比较电路将所得积分电压与参考电压进行比较，并将电压比较结果输出给脉冲输出电路；当积分电压大于参考电压，脉冲输出电路向外部电路输出神经脉冲信号，同时把反馈信号发送给积分重置电路，使积分重置电路的积分电容重置电压。本发明提供的神经元电路减小了所用到的电容大小，具有易集成的特点。
-
公开(公告)号：CN110737612A
公开(公告)日：2020-01-31
申请号：CN201910881707.0
申请日：2019-09-18
申请人： 复旦大学
IPC分类号： G06F13/16 , G06F1/3234
摘要： 本发明属于处理器技术领域，具体为一种含有存储内计算的处理器。本发明的基于存储器内计算的处理器包括：存储单元、控制运算单元和存储内计算单元。所述存储单元包括指令存储器和数据存储器；所述控制运算单元包括取指令单元、算术逻辑单元、存储器控制单元和总线接口单元；所述存储内计算单元包括存储内计算控制单元和具有存储内计算的存储单元。本发明提供改进的处理器架构，在现有处理器中引入存储内计算单元，具有功耗低、高性能的特点。
-
公开(公告)号：CN110991629B
公开(公告)日：2023-05-02
申请号：CN201911062196.6
申请日：2019-11-02
申请人： 复旦大学
摘要： 本发明属于神经元器件技术领域，具体为一种基于忆阻器的神经元电路。本发明的神经元电路包括：积分重置电路、电阻比较电路和脉冲输出电路；积分重置电路以外部电路的电流作为输入，通过忆阻器的复位或置位操作来实现对输入电流的积分，并以忆阻器实时阻值的监测电压作为输出；电阻比较电路接收实时监测电压，将其与参考电阻的电压信号进行比较，并将电阻比较结果输出给脉冲输出电路；当实时监测电压越过阈值，脉冲输出电路向外部电路输出神经脉冲信号，同时把反馈信号发送给积分重置电路，使积分重置电路的忆阻器阻值重置。本发明具有集成后面积代价低，且实时性好、误操作率低的特点。
-
公开(公告)号：CN110991628B
公开(公告)日：2023-04-18
申请号：CN201911062185.8
申请日：2019-11-02
申请人： 复旦大学
IPC分类号： G06N3/063
摘要： 本发明属于神经元器件技术领域，具体涉及一种基于电荷泵的神经元电路。本发明的神经元电路包括：积分重置电路、电压比较电路和脉冲输出电路；积分重置电路以外部电路的电流作为输入，首先把经过突触调制的电流脉冲信号转换成电压脉冲，再利用电荷泵实现电压脉冲信号的累加，进而实现积分，并将积分电压作为输出；电压比较电路将所得积分电压与参考电压进行比较，并将电压比较结果输出给脉冲输出电路；当积分电压大于参考电压，脉冲输出电路向外部电路输出神经脉冲信号，同时把反馈信号发送给积分重置电路，使积分重置电路的积分电容重置电压。本发明提供的神经元电路减小了所用到的电容大小，具有易集成的特点。
-
公开(公告)号：CN114596903A
公开(公告)日：2022-06-07
申请号：CN202210183553.X
申请日：2022-02-28
申请人： 复旦大学
IPC分类号： G11C16/10
摘要： 本发明公开了一种动态调控的忆阻器编程方法和系统；该方法包括：根据不同应用场景，对忆阻器所存储的数据进行分析和分类，根据数据热度将数据分为热数据、温数据、冷数据，对于冷数据，由进行编程操作时限流需要高电流，对于热数据，限流用较低电流值；为提高存储系统可靠度，设置基准时间，对于存放热数据的忆阻器，如果在基准时间内其数据没有被访问，则将进行重新写入操作。本发明能够保证存储系统的可靠度，同时本发明能极大减少热数据比例高的存储任务的功耗，从而实现低功耗忆阻器编程方法，避免写功耗受制于大量冷数据。
-
公开(公告)号：CN109524039B
公开(公告)日：2020-10-09
申请号：CN201811391853.7
申请日：2018-11-21
申请人： 复旦大学
摘要： 本发明涉及一种忆阻器阻态数目扩展的结构及相关方法，能够在忆阻器交叉阵列中实现阻态数目扩展的结构，包含交叉阵列单元、阻态扩展功能线群、输入线群、输出线群、单元连接线群；其中，阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线，连接起交叉阵列单元中每两条相邻的横线或纵线，各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开，使接受输入信号的横线或纵线上所接的忆阻器并联，实现阻态扩展。本发明还实现了在忆阻器交叉阵列中实现阻态数目扩展的方法，以及对交叉阵列中忆阻器阻值写入的方法。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求的特点。
-
公开(公告)号：CN109524039A
公开(公告)日：2019-03-26
申请号：CN201811391853.7
申请日：2018-11-21
申请人： 复旦大学
摘要： 本发明涉及一种忆阻器阻态数目扩展的结构及相关方法，能够在忆阻器交叉阵列中实现阻态数目扩展的结构，包含交叉阵列单元、阻态扩展功能线群、输入线群、输出线群、单元连接线群；其中，阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线，连接起交叉阵列单元中每两条相邻的横线或纵线，各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开，使接受输入信号的横线或纵线上所接的忆阻器并联，实现阻态扩展。本发明还实现了在忆阻器交叉阵列中实现阻态数目扩展的方法，以及对交叉阵列中忆阻器阻值写入的方法。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求的特点。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.024 秒)
