扫描线驱动电路和具备其的显示装置

    公开(公告)号:CN115191013A

    公开(公告)日:2022-10-14

    申请号:CN202080097740.5

    申请日:2020-03-02

    摘要: 一种扫描线驱动电路,具有将多个单位电路连接成多级的构成,并与显示面板一体地形成。单位电路包含:第1晶体管,其一个导通电极被施加第1电平的电压,另一个导通电极连接到第1节点;电阻,其一端连接到第1节点;第2晶体管,其一个导通电极被施加第2电平的电压,另一个导通电极连接到电阻的另一端;以及输出晶体管,其控制电极连接到第1节点,一个导通电极连接到输出端子。电阻形成于半导体层,在电阻之上形成有上部电极。由此,提供能够防止由单位电路内的电阻的特性变动引起的动作不良的扫描线驱动电路。

    显示驱动电路、显示面板、显示装置

    公开(公告)号:CN102460559A

    公开(公告)日:2012-05-16

    申请号:CN201080026979.X

    申请日:2010-03-18

    摘要: 在移位寄存器的各级具备被输入初始化用信号(INITB)的置位复位型触发器、被输入同时选择信号(AONB)且利用上述触发器的输出(Q)生成本级的输出信号(OUT)的信号生成电路,在初始化用信号(INITB)为有效时,无论置位用信号(SB)和复位用信号(R)各自为有效还是无效,上述触发器的输出(Q)都成为无效,上述初始化用信号(INITB)在上述同时选择结束前设为有效,在结束后设为无效。这样,在以规定的定时进行多个信号线的同时选择的显示驱动电路中,能够使同时选择结束后的移位寄存器的动作稳定化。

    显示装置及其驱动方法
    5.
    发明授权

    公开(公告)号:CN110839347B

    公开(公告)日:2022-02-01

    申请号:CN201880040421.3

    申请日:2017-06-19

    摘要: 本申请公开了即使推进显示图像的高清化也能够充分进行像素电路中的数据电压的充电以及内部补偿的SSD方式的显示装置及其驱动方法。设置有与以k条数据信号线为一组的m组数据信号线组分别对应的m个解复用器。各解复用器将在开始m个数据信号中的各水平期间的最后输出的数据信号的供给的时刻之后的时刻且直至在结束该数据信号的供给的时刻之前的时刻为止的期间中的规定的期间预先设定为延迟期间,扫描线驱动电路在各水平期间的延迟期间结束时,开始与供给了规定数量的数据信号的像素电路对应的扫描线的选择。

    显示装置
    6.
    发明公开
    显示装置 审中-实审

    公开(公告)号:CN111971729A

    公开(公告)日:2020-11-20

    申请号:CN201880091680.9

    申请日:2018-03-28

    IPC分类号: G09F9/30 G09G3/30

    摘要: 提供一种显示装置,其具备通过利用切口部的边框能够进行窄边框化的异形形状的显示面板。将与配置在第一角落部(12a)的扫描电路51分别对应的发射电路(61)中的一部分的发射电路(61)配置在靠近第一角落部(12a)的第二边(13b),将剩余的发射电路(61)配置在第一凹口边(14a)。由此,来自配置在第一凹口边(14a)上的发射电路的布线从第一凹口边(14a)连接到第二显示区域(15B)的第二发光控制线(EMb),因此延伸到第一角落部(12a)的布线的条数变少。

    显示装置
    7.
    发明公开

    公开(公告)号:CN111868806A

    公开(公告)日:2020-10-30

    申请号:CN201880091188.1

    申请日:2018-03-16

    IPC分类号: G09F9/00 G09F9/30 H01L27/32

    摘要: 本发明提供一种具有显示面板的显示装置,该显示面板即使在靠近端子部的显示面板的角部配置有电路块的情况下,也能够使其角部的宽度变窄。在显示面板(10)的第1角部(12a)中,构成由多条短直线组成的折线形状的数据线的每条直线的倾斜角随着远离端子部(16)而变大,并且,数据线(d)的条数也减少,因此,数据线区域的宽度变窄。因此,能够使电路区域的宽度扩大对应于数据线区域的宽度变窄的量,并能够增加构成配置在电路区域中的并联电路块(80)的单元电路块(70)的个数。

    移位寄存器
    9.
    发明公开

    公开(公告)号:CN105144301A

    公开(公告)日:2015-12-09

    申请号:CN201480016503.6

    申请日:2014-02-17

    摘要: 本发明将单位电路(1)多级连接而构成移位寄存器。输出晶体管(Tr1)根据栅极电位,切换是否输出时钟信号(CKA)。初始化晶体管(Tra)的漏极端子与Tr1的栅极端子连接,初始化晶体管(Tra)的源极端子与输出端子(OUT)或时钟端子(CKA)连接。Tra的源极端子与在初始时具有低电平电位、并且在输出具有高电平电位的时钟信号时具有与时钟信号相同的电平的电位的节点连接。由此,在输出高电平电位的时钟信号时,防止在Tra的源极-漏极间被施加高电压,防止初始化晶体管的劣化和破坏。