公开(公告)号：CN1247035C

公开(公告)日：2006-03-22

申请号：CN03115710.6

申请日：2003-03-10

申请人： 大唐移动通信设备有限公司

发明人： 王荣 ,  路成业 ,  雷旭 ,  王晓虎

IPC分类号： H04Q7/20 ,  H04M9/00 ,  H04J3/00 ,  H03M13/27

CPC分类号： H03M13/2714

摘要： 本发明公开了一种用FPGA实现的3GPP Turbo码内交织器，该交织器包括：交织参数计算单元，s序列计算单元，q序列计算单元，置换及删减单元四个部分。其中的s序列计算单元和q序列计算单元中的求模电路通过累减操作来实现，并且可以复用。一个行内置换单元中的求模运算则通过一个减法电路完成。本发明的行内置换单元的乘法器则转化成了一个加法器来实现，在q序列计算单元，将求最大公约数的运算简化成了查表运算。这样大大减少了资源消耗。在行内、行间置换的过程中省略了r序列的计算。本发明完全可以采用FPGA硬件来实现，做到实时处理。

公开(公告)号：CN1531353A

公开(公告)日：2004-09-22

申请号：CN03115710.6

申请日：2003-03-10

申请人： 大唐移动通信设备有限公司

发明人： 王荣 ,  路成业 ,  雷旭 ,  王晓虎

IPC分类号： H04Q7/20 ,  H04M9/00 ,  H04J3/00 ,  H03M13/27

CPC分类号： H03M13/2714

摘要： 本发明公开了一种用FPGA实现的3GPP Turbo码内交织器，该交织器包括：交织参数计算单元，s序列计算单元，q序列计算单元，置换及删减单元四个部分。其中的s序列计算单元和q序列计算单元中的求模电路通过累减操作来实现，并且可以复用。一个行内置换单元中的求模运算则通过一个减法电路完成。本发明的行内置换单元的乘法器则转化成了一个加法器来实现，在q序列计算单元，将求最大公约数的运算简化成了查表运算。这样大大减少了资源消耗。在行内、行间置换的过程中省略了r序列的计算。本发明完全可以采用FPGA硬件来实现，做到实时处理。