-
公开(公告)号：CN101394189B
公开(公告)日：2012-10-10
申请号：CN200810214693.9
申请日：2002-05-09
申请人： 高通股份有限公司
CPC分类号： H04L1/005 , H03M13/2714 , H03M13/2771 , H03M13/2957 , H03M13/6566 , H04L1/0055 , H04L1/0068 , H04L1/0071
摘要： 存储Turbo解码器的中间结果的缓冲器结构。为增加访问吞吐量，缓冲器结构设计成支持对每个访问周期对两个或多个比特的APP数据的同时访问。为避免访问争用，存储体被分配到用于码交织的二维数组的行和列使得相继比特的APP数据从不同存储体被访问。为支持“线性”寻址，存储体能被按排为两个集合，它们被分配给数组的偶数和奇数列。为支持“经交织”寻址，存储体可能被分配到数组的行组使得在经交织的数组内的相邻行被分配到不同的组。
-
公开(公告)号：CN1247035C
公开(公告)日：2006-03-22
申请号：CN03115710.6
申请日：2003-03-10
申请人： 大唐移动通信设备有限公司
CPC分类号： H03M13/2714
摘要： 本发明公开了一种用FPGA实现的3GPP Turbo码内交织器，该交织器包括：交织参数计算单元，s序列计算单元，q序列计算单元，置换及删减单元四个部分。其中的s序列计算单元和q序列计算单元中的求模电路通过累减操作来实现，并且可以复用。一个行内置换单元中的求模运算则通过一个减法电路完成。本发明的行内置换单元的乘法器则转化成了一个加法器来实现，在q序列计算单元，将求最大公约数的运算简化成了查表运算。这样大大减少了资源消耗。在行内、行间置换的过程中省略了r序列的计算。本发明完全可以采用FPGA硬件来实现，做到实时处理。
-
公开(公告)号：CN100566185C
公开(公告)日：2009-12-02
申请号：CN02830050.5
申请日：2002-12-16
申请人： 意大利电信股份公司
发明人： 多纳托·艾托瑞
IPC分类号： H03M13/29
CPC分类号： H03M13/2771 , H03M13/2714 , H03M13/276 , H03M13/2764
摘要： 一种为包括给定的项目的数量(K)的交织/解交织序列(x1，x2，x3，...，xK)产生地址的装置，其中所述给定数量(K)的每一个值标识对应的交织参数集(R，C，p，v)。该装置包括至少一个在其中存储多个记录的存储单元(22)，每个记录指示对应于给定数量(K)的至少一个值的相应的参数集(R，C，p，v)。因此对于给定的项目的数量(K)的所有可能值，交织参数集(R，C，p，v)在存储单元(22)中可用，以立即和直接地被检索。一个优选的使用是用于诸如UMTS的高级通信应用中的turbo编码器/解码器中。
-
公开(公告)号：CN101394189A
公开(公告)日：2009-03-25
申请号：CN200810214693.9
申请日：2002-05-09
申请人： 高通股份有限公司
CPC分类号： H04L1/005 , H03M13/2714 , H03M13/2771 , H03M13/2957 , H03M13/6566 , H04L1/0055 , H04L1/0068 , H04L1/0071
摘要： 存储Turbo解码器的中间结果的缓冲器结构。为增加访问吞吐量，缓冲器结构设计成支持对每个访问周期对两个或多个比特的APP数据的同时访问。为避免访问争用，存储体被分配到用于码交织的二维数组的行和列使得相继比特的APP数据从不同存储体被访问。为支持“线性”寻址，存储体能被按排分为两个集合，它们被分配给数组的偶数和奇数列。为支持“经交织”寻址，存储体可能被分配到数组的行组使得在经交织的数组内的相邻行被分配到不同的组。
-
公开(公告)号：CN1961494A
公开(公告)日：2007-05-09
申请号：CN200580017921.8
申请日：2005-05-13
申请人： TTPCOM有限公司
发明人： 赛利尔·G·F·瓦拉登
CPC分类号： H03M13/2792 , H03M13/2714 , H03M13/2796 , H04L1/0071
摘要： 一种从复合数据流中恢复多个单独数据流的方法和处理器，通过以下步骤形成所述复合数据流，即，相对于所述单独数据流自身对所述单独数据流进行第一比特重排，组合所述单独数据流，并对组合的单独数据流进行第二比特重排以形成所述复合数据流。将所述处理器布置为：对于所述复合数据流中的当前比特位置，执行以下步骤：(a)应用第二比特重排的逆；(b)识别当前比特属于哪个单独数据流；(c)将当前比特存储在分配给识别的单独数据流的存储器空间中，其中，根据第一比特重排，当前比特被定位于该存储器空间内；和对复合数据流中的每个比特位置执行步骤(a)至(c)。
-
公开(公告)号：CN1582555A
公开(公告)日：2005-02-16
申请号：CN01816716.0
申请日：2001-09-25
申请人： 因芬尼昂技术股份公司
CPC分类号： H03M13/2714 , H03M13/276 , H03M13/2771 , H03M13/2789 , H03M13/6505 , H04L1/0041 , H04L1/005 , H04L1/0066 , H04L1/0071 , H04L25/03866
摘要： 本发明涉及片段式解交织。一种根据规定的交织规格，用于解交织块中交织的一数据信号的方法，解交织目标地址的计算是参考第一规定片段的数据符号，以被解交织，且被储存于一目标地址内存中。该数据符号的相对片段是采用由该计算的目标地址而被解交织。随后，重复此两步骤，直到整个数据块被片段地解交织为止。
-
公开(公告)号：CN1494770A
公开(公告)日：2004-05-05
申请号：CN02805651.5
申请日：2002-02-26
申请人： 高通股份有限公司
CPC分类号： H04L5/023 , H03M13/2714 , H03M13/2764 , H03M13/2789 , H03M13/2957 , H04L1/005 , H04L1/0066
摘要： 使用多个查表来为Turbo码交错器有效地产生存储器地址的技术。交错器包括一个存储单元、表单组和地址产生器。存储单元在表示RXC数组的位置存储数据分组的K个元素，这些元素以第一次序(例如线性)被存储，并以第二次序(例如交错)被提供。第一组表单存储用于执行此阵列行变换的序列(如行间变换序列PA、PB、PC和PD)，以从第一个次序映射到第二个次序。第二组表单存储用于执行列变换的序列(如行内基数序列和素数序列)。基于存储在表单中的序列，地址产生器接收适于第一个次序的第一个地址，并产生相应的适于第二个次序的第二个地址。
-
公开(公告)号：CN100571088C
公开(公告)日：2009-12-16
申请号：CN200410054670.8
申请日：2004-07-27
申请人： 华为技术有限公司
发明人： 李化加
CPC分类号： H04L1/0071 , H03M13/2714 , H03M13/2742 , H04B1/7103 , H04B2201/709709
摘要： 本发明提供了一种抗周期位置干扰的交织和去交织方法，应用于WCDMA系统中，其中，数据交织步骤为：将不同传输信道的数据进行复用，然后进行交织处理，然后输出交织后的数据；并且在数据发送的步骤中使用随机化运算，使不同传输信道数据在交织后的输出位置是随机的，随机化运算为：交替从各个传输信道读取数据，作为复用后的数据；数据去交织步骤为：接收交织后的数据，进行去交织处理，然后将去交织后的数据进行解复用到不同传输信道中；相应的在数据接收步骤中使用与随机化运算对应的逆运算。应用本发明，可避免无线信道中的同步干扰信号全部集中在同一传输信道的数据上。
-
公开(公告)号：CN100555880C
公开(公告)日：2009-10-28
申请号：CN02822860.X
申请日：2002-11-19
申请人： 日本电气株式会社
发明人： 丸次夫
CPC分类号： H04L1/0043 , H03M13/2714 , H03M13/276 , H03M13/2789 , H03M13/2957 , H04L1/0052 , H04L1/0066 , H04L1/0071
摘要： 根据本发明，即使在各种多媒体业务中需要准备多种交织图案的情况下，也可以不必对应于因此而需要的很大的存储器容量。在以例如8次迭代等构成进行2Mbps以上的接收数据序列的译码的情况下，不需要一次将所生成的交织图案存储到高速存储器用的高速存储器容量，即使在需要将实际处理的所生成图案传送到Turbo码译码器内的交织用RAM的情况下，也可不必对应于该接口瓶颈等大量的传送数据量。再有，可以提供一种在具有可变码率功能时，虽然频繁产生交织长度的改变，但即使在这种情况下，也可通过不助长接口瓶颈的最小限度的参数传送来实现，且消除了不可跟踪多媒体业务的传送码率的问题之交织顺序发生器、交织器、Turbo码编码器和Turbo码译码器。
-
公开(公告)号：CN1558559A
公开(公告)日：2004-12-29
申请号：CN200410039995.9
申请日：1999-07-02
申请人： 皇家菲利浦电子有限公司
发明人： T·J·穆斯利
IPC分类号： H03M13/23
CPC分类号： H03M13/2792 , H03M13/13 , H03M13/23 , H03M13/2707 , H03M13/2714 , H03M13/2957 , H03M13/635 , H03M13/6356 , H03M13/6362 , H03M13/6508 , H03M13/6516 , H03M13/6558 , H04L1/0009 , H04L1/0041 , H04L1/0068 , H04L1/0069 , H04L1/0071 , H04L1/08
摘要： 一种调节无绳通信系统中信号速率的编码装置，由一个编码电路、一个交织电路和一个穿孔电路或重复电路组成。编码电路将数字输入转换成位数多于输入的编码输出。交织电路组合编码输出的多个字，并从组合字产生由多个交织字组成的数据组。穿孔电路或重复电路对数据组的二进制位进行穿孔或重复处理，用删除或重复模式提供数据字供传输信道各帧期间传输。删除或重复模式根据编码电路和交织电路的特性选择。
-
-
-
-
-
-
-
-
-
搜索结果
30 条记录 (耗时 0.011 秒)
