公开(公告)号：CN102280137B

公开(公告)日：2013-07-10

申请号：CN201010204760.6

申请日：2010-06-08

Applicant: 奇景光电股份有限公司 ,  财团法人成大研究发展基金会

Inventor： 张顺志 ,  钟明良 ,  陈柏颖 ,  黄崇铭

IPC: G11C11/40

Abstract: 本发明是有关于一种记忆体单元，其包括一对子单元。每一子单元包括一接入晶体管、一储存晶体管以及一隔离晶体管，其依序借由连接源极/漏极而串联耦接在一起。隔离晶体管是共享使用于一邻近记忆体单元的子单元，且是一直关闭的，其中储存晶体管是一直导通的。字符线(wordline)耦接至每一子单元的接入晶体管的栅极，而互补位线(complementary bit l ines)分别耦接至该对子单元的接入晶体管的源极/漏极，因此借由接入晶体管，可于相应的位线与储存晶体管之间存取数据位。

公开(公告)号：CN102280137A

公开(公告)日：2011-12-14

申请号：CN201010204760.6

申请日：2010-06-08

Applicant: 奇景光电股份有限公司 ,  财团法人成大研究发展基金会

Inventor： 张顺志 ,  钟明良 ,  陈柏颖 ,  黄崇铭

IPC: G11C11/40

Abstract: 本发明是有关于一种记忆体单元，其包括一对子单元。每一子单元包括一存取晶体管、一储存晶体管以及一隔离晶体管，其依序借由连接源极/漏极而串联耦接在一起。隔离晶体管是共享使用于一邻近记忆体单元的子单元，且是一直关闭的，其中储存晶体管是一直导通的。字符线(wordline)耦接至每一子单元的存取晶体管的栅极，而互补位线(complementary bitlines)分别耦接至该对子单元的存取晶体管的源极/漏极，因此借由存取晶体管，可于相应的位线与储存晶体管之间存取数据位。