-
公开(公告)号：CN1208704C
公开(公告)日：2005-06-29
申请号：CN03154541.6
申请日：2003-08-18
申请人： 威盛电子股份有限公司
IPC分类号： G06F1/16
摘要： 一种以单一存储器控制器控制多个存储器插槽的主机板，其包含第一存储器插槽、第二存储器插槽与单通道存储器控制器，其中第一存储器插槽与第二存储器插槽分别以第一存储器总线与第二存储器总线连接单通道存储器控制器。
-
公开(公告)号：CN1547086A
公开(公告)日：2004-11-17
申请号：CN200310116927.3
申请日：2003-12-01
申请人： 威盛电子股份有限公司
IPC分类号： G06F1/16
摘要： 一种控制芯片及其脚位配置，尤指一种包含绘图加速埠控制器及高速PCI控制器的控制芯片及其脚位配置，该控制芯片是包含：一前端汇流排控制器，通过一前端汇流排连接一中央处理器；一绘图加速埠汇流排控制器，通过一绘图加速埠汇流排连接绘图控制器；及至少一高速PCI控制器，分别通过对应的高速PCI汇流排连接高速PCI装置；其脚位配置是以前端汇流排区定位于一第一角位处，而令高速PCI区与绘图加速埠区依序沿芯片的周缘排列。
-
公开(公告)号：CN1174304C
公开(公告)日：2004-11-03
申请号：CN99124455.9
申请日：1999-11-17
申请人： 威盛电子股份有限公司
IPC分类号： G06F1/16
摘要： 一种具有双处理器结构的转换卡，有多个电性接脚，使其与主机板连接。转换卡上配置第一与第二处理器插座，用以承载处理器。第一与第二处理器插座的接脚部分与转换卡的电性接脚一部分彼此对应，传送或接收相同信号，并且以雏菊链方式将对应接脚连接。第一与第二处理器插座各接脚中做为终端的接脚还接上拉电阻，上拉电阻连接至终端电压。转换卡上配置零延迟时钟缓冲器与电压调节器，分别同步提供时钟信号与电压给设在第一与第二处理器插座上的处理器。
-
公开(公告)号：CN1399277A
公开(公告)日：2003-02-26
申请号：CN02123231.8
申请日：2002-06-13
申请人： 威盛电子股份有限公司
发明人： 张乃舜
IPC分类号： G11C11/4063 , G11C11/413 , H01L27/10
CPC分类号： G11C7/02 , G11C7/1066 , G11C7/1072 , G11C7/22 , G11C7/222 , G11C2207/105
摘要： 一种存储器控制芯片、控制方法及控制电路，是将原参考相同时间脉冲的多个存储器模块(其为相同存储组(Memory bank))，改为参考具有一预定相位差的不同时间脉冲，也就是说，以不同时间脉冲来存取相同存储组中的各个存储器模块。因此，同时产生变化的数据量减少了，亦即降低了同时切换噪声，故可安排较少的电源/接地脚位数，以降低制造成本。
-
公开(公告)号：CN1296216A
公开(公告)日：2001-05-23
申请号：CN99124312.9
申请日：1999-11-15
申请人： 威盛电子股份有限公司
摘要： 一种主机板上的可编程音质控制电路。将音质控制芯片耦接于主机板上的编解码器与放大器之间,用以接收编解码器的音源信号,并利用游戏端口来产生时钟信号与数据信号来控制音质控制芯片,使音质控制芯片产生输出信号,并且由放大器来接收以及放大,再由喇叭输出高音质的声音。
-
公开(公告)号：CN101025641B
公开(公告)日：2011-10-12
申请号：CN200710090574.2
申请日：2007-04-11
申请人： 威盛电子股份有限公司
CPC分类号： G06F1/206 , G06F1/3203 , G06F1/324 , G06F1/3296 , Y02D10/124 , Y02D10/126 , Y02D10/172
摘要： 本发明提供一种计算机系统运作时动态增加其数据处理率的方法及芯片组。于一实施例中，该计算机系统包括一处理器，一存储器，以及一芯片组，而该处理器经由一总线连接至该芯片组。首先，将该计算机系统的数据处理率划分为多个的超频模式。接着，检测至少一超频模式变换条件，以决定是否调整该计算机系统的超频模式。接着，于该计算机系统转换其超频模式的期间内，暂停该处理器使用该总线。最后，若决定提升该计算机系统的超频模式，则增加供该处理器运作的第一时脉频率，供该总线动作的第二时脉频率，以及供该存储器动作的第三时脉频率。其中当该计算机系统的超频模式被提升时，该计算机系统的数据处理率更进一步增加。
-
公开(公告)号：CN100478843C
公开(公告)日：2009-04-15
申请号：CN200710090524.4
申请日：2007-04-09
申请人： 威盛电子股份有限公司
IPC分类号： G06F1/32
CPC分类号： G06F1/324 , G06F1/3225 , G06F1/3296 , Y02D10/126 , Y02D10/172
摘要： 一种减少计算机系统于工作状态下电源消耗的方法及芯片组。该方法包括：检测省电模式变换条件，决定是否调整计算机系统省电模式；依据计算机系统省电模式，调整供应芯片组的第一电压；依据计算机系统的省电模式，调整供总线动作的第一时脉频率；检测省电模式变换条件步骤是：比较芯片组缓冲器填满程度与省电模式变换条件；当缓冲器填满程度小于等于省电模式变换条件，计算机系统省电模式提升，减少供应该芯片组的第一电压，减少供总线动作的第一时脉频率；当缓冲器填满程度大于省电模式变换条件，计算机系统的省电模式降低，提升供应该芯片组的第一电压，增加供总线动作的第一时脉频率。本发明使计算机在工作状态下，耗电量减少，维持工作品质。
-
公开(公告)号：CN100359503C
公开(公告)日：2008-01-02
申请号：CN200510051952.7
申请日：1999-11-15
申请人： 威盛电子股份有限公司
摘要： 一种支持多种传输逻辑总线的输入输出缓冲器，至少具有：调制控制器、逻辑控制电路、第一与第二晶体管以及第一与第二电阻装置。逻辑控制电路接收一微处理器检测信号，以决定微处理器的种类，以依据此信号在第一与第二晶体管以及第一与第二电阻装置来选择适当的元件导通。藉此达成适用于微处理器的传输逻辑总线组态。以单一芯片组便可以支持使用不同传输逻辑总线的各种微处理器，进而达到共用主机板的功能。
-
公开(公告)号：CN101030097A
公开(公告)日：2007-09-05
申请号：CN200710090524.4
申请日：2007-04-09
申请人： 威盛电子股份有限公司
IPC分类号： G06F1/32
CPC分类号： G06F1/324 , G06F1/3225 , G06F1/3296 , Y02D10/126 , Y02D10/172
摘要： 本发明提供一种减少计算机系统于工作状态下电源消耗的方法及芯片组。首先，将该计算机系统的省电程度划分为多个的省电模式。接着，检测至少一省电模式变换条件，以决定是否调整该计算机系统的省电模式。最后，若该计算机系统的省电模式被提升，则降低供应该芯片组的第一电压及供应该存储器的第二电压，并减少供该总线动作的第一时脉频率及供该存储器动作的第二时脉频率。其中当该计算机系统的省电模式被提升时，该计算机系统的电源消耗自该计算机系统的正常工作状态更进一步减少。本发明所述的减少计算机系统于工作状态下电源消耗的方法及芯片组，可使计算机即使在工作状态下，耗电量仍可减少，并维持工作的品质。
-
公开(公告)号：CN1652097A
公开(公告)日：2005-08-10
申请号：CN200510051952.7
申请日：1999-11-15
申请人： 威盛电子股份有限公司
摘要： 一种支持多种传输逻辑总线的输入输出缓冲器，至少具有：调制控制器、逻辑控制电路、第一与第二晶体管以及第一与第二电阻装置。逻辑控制电路接收一微处理器检测信号，以决定微处理器的种类，以依据此信号在第一与第二晶体管以及第一与第二电阻装置来选择适当的元件导通。藉此达成适用于微处理器的传输逻辑总线组态。以单一芯片组便可以支持使用不同传输逻辑总线的各种微处理器，进而达到共用主机板的功能。
-
-
-
-
-
-
-
-
-
搜索结果
55 条记录 (耗时 0.03 秒)
