公开(公告)号：CN116760404A

公开(公告)日：2023-09-15

申请号：CN202310826446.9

申请日：2023-07-06

Applicant: 安徽大学

Inventor： 吴新雅 ,  王均宜 ,  张慧珊 ,  闫子豪 ,  张安琪 ,  张馨怡 ,  杨金阳 ,  刘常鹏 ,  舒雨欣 ,  朱旭 ,  吴欣雨 ,  陆浩晨 ,  姚亮 ,  郭小辉

IPC: H03K19/21 ,  H03K3/037

Abstract: 本发明公开了一种基于多相位采样的可编程异或门TRNG电路，包括振荡电路、熵采样电路和锁相环，振荡电路用以产生无规则的振荡输出信号，包括M个并列设置的基本振荡单元，所述基本振荡单元为基于LUT6‑2的双输出异或门单元；熵采样电路用于对振荡电路产生的振荡信号进行采样获得原始的随机序列，包括N个并列设置的D触发器，以及与所有所述D触发器输出端连接的多输入异或门；锁相环用于生成多种不同相位的采样时钟。本发明能够提高TRNG的通用性和硬件利用率，提高TRNG的精度，增强随机性，减少开销。

公开(公告)号：CN118197377A

公开(公告)日：2024-06-14

申请号：CN202410300293.9

申请日：2024-03-15

Applicant: 安徽大学

Inventor： 张蕊 ,  王均宜

IPC: G11C11/412

Abstract: 本发明提供的一种应用于空间和卫星的16T双节点抗辐照SRAM单元，包括：10个PMOS晶体管，PMOS晶体管包括P1管、P2管、P3管、P4管、P5管、P6管、P7管、P8管、P9管、P10管；6个NMOS晶体管，NMOS晶体管包括N1管、N2管、N3管、N4管、N5管、N6管；以及4个节点，节点包括第一存储节点Q、第二存储节点QB、第一冗余节点S0和第二冗余节点S1，第一存储节点Q的上拉管依次包括P5管、P6管、下拉管包括N3管，第二存储节点QB的上拉管依次包括P7管和P8管、下拉管包括N4管。本发明通过对SRAM存储单元进行电路层次上的加固，使其具备优良的抗辐照性能，通过四个冗余存储节点的设计使DICE结构具有强劲的抗单点翻转能力。

公开(公告)号：CN116992499A

公开(公告)日：2023-11-03

申请号：CN202311006566.0

申请日：2023-08-11

Applicant: 安徽大学

Inventor： 张慧珊 ,  闫子豪 ,  吴新雅 ,  王均宜 ,  张安琪 ,  李相辉 ,  贺建伟 ,  徐凯 ,  关宇欣 ,  董泓宇 ,  姚亮 ,  郭小辉 ,  李迎松

IPC: G06F21/73 ,  G06F21/75 ,  H04L9/32

Abstract: 本发明涉及一种基于FPGA的轻量级M_SR PUF电路，包括第一M_NAND延时门、第二M_NAND延时门、第一锁存器和第二锁存器，第一锁存器的输出端分别与第一M_NAND延时门的第一信号输入端、第二M_NAND延时门的第一信号输入端相连，第一M_NAND延时门的输出端分别与第二M_NAND延时门的第二信号输入端、第二锁存器的输入端相连，第二M_NAND延时门的输出端与第一M_NAND延时门的第二信号输入端相连，第二锁存器的输出端输出RES信号。本发明还公开了一种基于FPGA的轻量级M_SR PUF电路的评估系统。本发明中的MUX单元结构一致且位置固定，保证了延迟单元的公平性；达到了可观的输出响应质量指标，例如唯一性和稳定性；所提出的PUF电路面积消耗低，是目前轻量级物联网认证系统的良好候选者。