-
公开(公告)号：CN118298872A
公开(公告)日：2024-07-05
申请号：CN202410719768.8
申请日：2024-06-05
申请人： 安徽大学
IPC分类号： G11C11/413 , G06F7/544 , G06F7/523
摘要： 本发明属于集成电路技术领域，具体涉及一种输入权重比特位可配置的存内计算电路，以及对应的CIM芯片。该存内计算电路中包括：SRAM阵列、外围电路、关断控制模块、计算模块、传输控制模块、输入模块，以及输出模块。其中，SRAM阵列与外围电路配合能够实现SRAM电路的数据存储功能，而SRAM阵列配合其余各部分则可以实现多比特的带符号数和无符号数间的乘法运算。本发明中的计算单元和SRAM单元配合可以执行带符号数与单比特无符号数的乘法，通过挂载不同电容进行电荷分享又可以实现带符号数与多比特权重的乘法。电路工作原理与既有电路不同，并可以克服现有电路普遍存在的面积开销大，运算效率低、延迟和功耗较高的问题。
-
公开(公告)号：CN118446268B
公开(公告)日：2024-09-24
申请号：CN202410904475.7
申请日：2024-07-08
申请人： 安徽大学
IPC分类号： G06N3/063 , G06N3/0495 , G11C11/413 , G11C5/06
摘要： 本发明涉及集成电路技术领域，具体涉及基于6T‑SRAM的二值权重网络存内计算电路、模块。本发明提供了基于6T‑SRAM的二值权重网络存内计算电路，包括：存储部、关断控制部、存内计算部、全局位线部。本发明的存内计算电路相较于现有专利，采用了不同结构设计，一方面采用了MOS管数量更少的6T‑SRAM，另一方面对配套功能部的结构进行了重新设计，使得本发明的存内计算电路在整体功能不变的情况下减少了器件数量，从而降低了电路占用面积。本发明解决了现有专利提供的基于8T‑SRAM和电流镜的存内计算电路占用面积偏大的问题。
-
公开(公告)号：CN118298872B
公开(公告)日：2024-08-16
申请号：CN202410719768.8
申请日：2024-06-05
申请人： 安徽大学
IPC分类号： G11C11/413 , G06F7/544 , G06F7/523
摘要： 本发明属于集成电路技术领域，具体涉及一种输入权重比特位可配置的存内计算电路，以及对应的CIM芯片。该存内计算电路中包括：SRAM阵列、外围电路、关断控制模块、计算模块、传输控制模块、输入模块，以及输出模块。其中，SRAM阵列与外围电路配合能够实现SRAM电路的数据存储功能，而SRAM阵列配合其余各部分则可以实现多比特的带符号数和无符号数间的乘法运算。本发明中的计算单元和SRAM单元配合可以执行带符号数与单比特无符号数的乘法，通过挂载不同电容进行电荷分享又可以实现带符号数与多比特权重的乘法。电路工作原理与既有电路不同，并可以克服现有电路普遍存在的面积开销大，运算效率低、延迟和功耗较高的问题。
-
公开(公告)号：CN118312468B
公开(公告)日：2024-08-16
申请号：CN202410735739.0
申请日：2024-06-07
申请人： 安徽大学
IPC分类号： G06F15/78 , G11C11/417 , G06F7/523 , G11C7/18 , G11C8/14
摘要： 本发明属于集成电路技术领域，具体涉及一种带符号乘法的存内运算电路及其CIM芯片。存内运算电路包括至少一列运算单元，运算单元包括权重存储部分和计算部分；权重存储部分采用具有双字线的SRAM单元；计算部分的电路连接关系为：P1和N3的漏极连接在计算位线CBL上；N3的栅极接位线BL，P1的栅极接位线BLB；N3的源极与N4的漏极相连；P1的源极与P2的漏极相连；N4的栅极接输入字线INN；P2的栅极接输入字线INP；N4的源极接VSS；P2的源极接VDD；电容C连接在CBL和VSS之间；该方案解决了现有各类具有带符号乘法与乘累加运算功能的CIM电路普遍存在的面积开销大，运算效率低的问题。
-
公开(公告)号：CN118446268A
公开(公告)日：2024-08-06
申请号：CN202410904475.7
申请日：2024-07-08
申请人： 安徽大学
IPC分类号： G06N3/063 , G06N3/0495 , G11C11/413 , G11C5/06
摘要： 本发明涉及集成电路技术领域，具体涉及基于6T‑SRAM的二值权重网络存内计算电路、模块。本发明提供了基于6T‑SRAM的二值权重网络存内计算电路，包括：存储部、关断控制部、存内计算部、全局位线部。本发明的存内计算电路相较于现有专利，采用了不同结构设计，一方面采用了MOS管数量更少的6T‑SRAM，另一方面对配套功能部的结构进行了重新设计，使得本发明的存内计算电路在整体功能不变的情况下减少了器件数量，从而降低了电路占用面积。本发明解决了现有专利提供的基于8T‑SRAM和电流镜的存内计算电路占用面积偏大的问题。
-
公开(公告)号：CN118312468A
公开(公告)日：2024-07-09
申请号：CN202410735739.0
申请日：2024-06-07
申请人： 安徽大学
IPC分类号： G06F15/78 , G11C11/417 , G06F7/523 , G11C7/18 , G11C8/14
摘要： 本发明属于集成电路技术领域，具体涉及一种带符号乘法的存内运算电路及其CIM芯片。存内运算电路包括至少一列运算单元，运算单元包括权重存储部分和计算部分；权重存储部分采用具有双字线的SRAM单元；计算部分的电路连接关系为：P1和N3的漏极连接在计算位线CBL上；N3的栅极接位线BL，P1的栅极接位线BLB；N3的源极与N4的漏极相连；P1的源极与P2的漏极相连；N4的栅极接输入字线INN；P2的栅极接输入字线INP；N4的源极接VSS；P2的源极接VDD；电容C连接在CBL和VSS之间；该方案解决了现有各类具有带符号乘法与乘累加运算功能的CIM电路普遍存在的面积开销大，运算效率低的问题。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.02 秒)
