公开(公告)号：CN106252332A

公开(公告)日：2016-12-21

申请号：CN201610273177.8

申请日：2016-04-28

Applicant: 富士电机株式会社

Inventor： 山本纱矢香 ,  小川省吾

IPC: H01L23/64

CPC classification number: H01C7/008 ,  H01C1/012 ,  H05K1/0201 ,  H05K1/0268 ,  H05K1/141 ,  H05K2201/049 ,  H05K2201/10022 ,  H01L23/647

Abstract: 本发明提供热敏电阻搭载装置及热敏电阻部件。在不限制布线层的布局的情况下在基底基板设置热敏电阻。提供一种热敏电阻搭载装置，具备绝缘性的基底基板和设置于基底基板的上方的热敏电阻部件，热敏电阻部件具有绝缘性基板、设置于绝缘性基板的上方的电极、以及设置于绝缘性基板的上方，并与电极电连接的热敏电阻。

公开(公告)号：CN111386604B

公开(公告)日：2023-12-19

申请号：CN201980005944.9

申请日：2019-04-25

Applicant: 富士电机株式会社

Inventor： 山本纱矢香

IPC: H01L25/07 ,  H01L25/18 ,  H02M1/00 ,  H02M7/483 ,  H02M7/487

Abstract: 提供一种抑制了电流路径的电阻值的偏差的半导体装置。提供具备具有并联连接的多个第一电路部的第一电路块、具有并联连接的多个第二电路部的第二电路块以及将第一电路块与第二电路块电连接的块间连接部的半导体装置，块间连接部具有电阻调整部，所述电阻调整部使从第一电路块到第二电路块中最靠近第一电路块配置的第二电路部为止的电流路径的电阻值增大。

公开(公告)号：CN112652594A

公开(公告)日：2021-04-13

申请号：CN202010869563.X

申请日：2020-08-26

Applicant: 富士电机株式会社

Inventor： 山本纱矢香

IPC: H01L23/48 ,  H01L23/50 ,  H02M7/00

Abstract: 在半导体装置中优选能够抑制电压和电流中的振荡和噪声的发生。本发明提供一种半导体装置，包括：多个电路部；以及由板状的导电材料形成并连接于任一个电路部的第一连接部和第二连接部，第一连接部和第二连接部的各个主面相对而配置，第一连接部和第二连接部分别具有与电路部连接的电路连接端部和对主面的电流路径进行限制的路径限制部，在路径限制部和电路连接端部之间的电流路径流通的电流的方向在第一连接部和第二连接部不同。在路径限制部与电路连接端部之间的电流路径流通的电流的方向优选在第一连接部和第二连接部相反。

公开(公告)号：CN111164875B

公开(公告)日：2023-10-24

申请号：CN201980004824.7

申请日：2019-03-07

Applicant: 富士电机株式会社

Inventor： 陈塽清 ,  山本纱矢香

IPC: H02M7/48 ,  H01L25/07 ,  H01L25/18 ,  H10B80/00 ,  H02M7/483

Abstract: 提供一种半导体装置，具备：半导体芯片；第1电流输入输出部，其与半导体芯片电连接；第2电流输入输出部，其与半导体芯片电连接；3个以上的导通部，其在第1电流输入输出部与第2电流输入输出部之间设置有半导体芯片；以及电流路径部，其具有与3个以上的导通部分别导通的电流路径，电流路径部包含多个狭缝。

公开(公告)号：CN106252332B

公开(公告)日：2021-04-27

申请号：CN201610273177.8

申请日：2016-04-28

Applicant: 富士电机株式会社

Inventor： 山本纱矢香 ,  小川省吾

IPC: H01L23/64

Abstract: 本发明提供热敏电阻搭载装置及热敏电阻部件。在不限制布线层的布局的情况下在基底基板设置热敏电阻。提供一种热敏电阻搭载装置，具备绝缘性的基底基板和设置于基底基板的上方的热敏电阻部件，热敏电阻部件具有绝缘性基板、设置于绝缘性基板的上方的电极、以及设置于绝缘性基板的上方，并与电极电连接的热敏电阻。

公开(公告)号：CN111386604A

公开(公告)日：2020-07-07

申请号：CN201980005944.9

申请日：2019-04-25

Applicant: 富士电机株式会社

Inventor： 山本纱矢香

IPC: H01L25/07 ,  H01L25/18 ,  H02M1/00 ,  H02M7/483 ,  H02M7/487

Abstract: 提供一种抑制了电流路径的电阻值的偏差的半导体装置。提供具备具有并联连接的多个第一电路部的第一电路块、具有并联连接的多个第二电路部的第二电路块以及将第一电路块与第二电路块电连接的块间连接部的半导体装置，块间连接部具有电阻调整部，所述电阻调整部使从第一电路块到第二电路块中最靠近第一电路块配置的第二电路部为止的电流路径的电阻值增大。

公开(公告)号：CN111164875A

公开(公告)日：2020-05-15

申请号：CN201980004824.7

申请日：2019-03-07

Applicant: 富士电机株式会社

Inventor： 陈塽清 ,  山本纱矢香

IPC: H02M7/48 ,  H01L25/07 ,  H01L25/18 ,  H02M7/483

Abstract: 提供一种半导体装置，具备：半导体芯片；第1电流输入输出部，其与半导体芯片电连接；第2电流输入输出部，其与半导体芯片电连接；3个以上的导通部，其在第1电流输入输出部与第2电流输入输出部之间设置有半导体芯片；以及电流路径部，其具有与3个以上的导通部分别导通的电流路径，电流路径部包含多个狭缝。