-
公开(公告)号：CN114442954B
公开(公告)日：2024-05-03
申请号：CN202210096028.4
申请日：2022-01-26
IPC分类号： G06F3/06
摘要： 本发明公开了一种LZ4编码压缩装置，包括匹配搜寻模块、包含第一存储器组和第二存储器组的存储模块、数据切分模块及编码整合模块。本申请设置两个存储器组，且数据切分模块在不同轮接收的待压缩块的数据可交替存储在两个存储器组中，这使得数据切分模块在处理完一个待压缩块发送至下一级的编码整合模块处理时，可同时从匹配搜寻模块接收下一个待压缩块处理，从而使得上一个待压缩块的整合编码处理与下一个待压缩块的接收切分处理同时进行，即在相同时间内，数据切分模块和编码整合模块可以处理不同的待压缩块，实现并行处理功能，从而节约了数据压缩时间，提高了数据压缩效率。
-
公开(公告)号：CN114816566B
公开(公告)日：2024-05-24
申请号：CN202210364719.8
申请日：2022-04-08
摘要： 本发明公开了一种指令搬移方法，包括以下步骤：响应于接收到主机下发到IO请求，根据所述请求中携带的指令的地址参数更新对应任务中的第一指针信息；检测每一个任务中的第一指针信息是否达到预设值；响应于检测到第一指针信息达到预设值，置位相应任务的第一标记和第二标记；响应于检测到第一标记置位且当前没有其他任务的第二标记处于置位状态，根据所述第一指针信息搬移对应的连续指令；响应于所述连续指令搬移完成，恢复已置位的第一标记和第二标记。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案可以实现连续指令的搬移，相较于传统的单指令搬移有着更高的总线效率，在空间局部性好的程序中，性能提升明显。
-
公开(公告)号：CN114337682A
公开(公告)日：2022-04-12
申请号：CN202111642072.2
申请日：2021-12-29
摘要： 本发明公开了一种Huffman编码压缩装置，包括统计模块、缓存器、建树模块及编码模块。统计模块在空闲状态下，统计模块可在接收到压缩任务请求后开始执行相应统计任务。建树模块在空闲状态下，给统计模块发送第一数据请求，若统计模块此时已统计完成，则统计模块和后级建树模块握手成功，统计模块传递统计结果至建树模块。编码模块在空闲状态下，给建树模块发送第二数据请求，若建树模块此时已建树完成，则建树模块和后级编码模块握手成功，建树模块传递建树结果至编码模块。可见，本申请通过划分出多个模块且前后级模块之间采用握手机制，使得多个模块间没有耦合，则多个模块可完成并行处理功能，从而节约数据压缩时间，提高数据压缩效率。
-
公开(公告)号：CN114816566A
公开(公告)日：2022-07-29
申请号：CN202210364719.8
申请日：2022-04-08
摘要： 本发明公开了一种指令搬移方法，包括以下步骤：响应于接收到主机下发到IO请求，根据所述请求中携带的指令的地址参数更新对应任务中的第一指针信息；检测每一个任务中的第一指针信息是否达到预设值；响应于检测到第一指针信息达到预设值，置位相应任务的第一标记和第二标记；响应于检测到第一标记置位且当前没有其他任务的第二标记处于置位状态，根据所述第一指针信息搬移对应的连续指令；响应于所述连续指令搬移完成，恢复已置位的第一标记和第二标记。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案可以实现连续指令的搬移，相较于传统的单指令搬移有着更高的总线效率，在空间局部性好的程序中，性能提升明显。
-
公开(公告)号：CN114610269A
公开(公告)日：2022-06-10
申请号：CN202210316454.4
申请日：2022-03-29
摘要： 本发明提出一种生成有限域乘法电路的方法，包括：确定参与乘法运算的数据的数据长度，并根据数据长度确定本原多项式；将数据在有限域内相乘得到乘法矩阵表，根据乘法矩阵表中的乘积项生成中间多项式，并根据中间多项式中每一项的乘积关系生成数据扩展器电路；根据本原多项式和中间多项式生成本原多项式取余电路，并将数据扩展器电路和本原多项式取余电路对应连接。本发明提出的一种生成有限域乘法电路的方法，方法通过对有限域乘法运算的解析相比普通的查找表方式，每次乘法的运算，都可以省略掉一次正反表的查表和所对应的一次逻辑加法运算，转而通过的将运算利用硬件一步展开，得到实现，通过一定的面积损耗，得到了速度的提升。
-
公开(公告)号：CN114442954A
公开(公告)日：2022-05-06
申请号：CN202210096028.4
申请日：2022-01-26
IPC分类号： G06F3/06
摘要： 本发明公开了一种LZ4编码压缩装置，包括匹配搜寻模块、包含第一存储器组和第二存储器组的存储模块、数据切分模块及编码整合模块。本申请设置两个存储器组，且数据切分模块在不同轮接收的待压缩块的数据可交替存储在两个存储器组中，这使得数据切分模块在处理完一个待压缩块发送至下一级的编码整合模块处理时，可同时从匹配搜寻模块接收下一个待压缩块处理，从而使得上一个待压缩块的整合编码处理与下一个待压缩块的接收切分处理同时进行，即在相同时间内，数据切分模块和编码整合模块可以处理不同的待压缩块，实现并行处理功能，从而节约了数据压缩时间，提高了数据压缩效率。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.04 秒)
