一种用于片上系统在线串行数据读写的方法

    公开(公告)号:CN101980179A

    公开(公告)日:2011-02-23

    申请号:CN201010521924.8

    申请日:2010-10-27

    申请人: 山东大学

    IPC分类号: G06F13/16

    摘要: 一种用于片上系统在线串行数据读写的方法,属集成电路技术领域。用可综合的硬件描述语言编写出一个ISP模块,嵌入带有程序存储器的片上系统中,实现对程序存储器的在线串行数据读写。ISP模块包含控制器模块,状态寄存器模块,SPI模块,数据通路模块,计时器模块,地址生成器模块和控制信号生成器模块。控制器模块与SPI模块、状态寄存器模块、数据通路模块、计时器模块、地址生成器模块和控制信号生成器模块相连接,计时器模块与控制信号生成器模块相连接,控制信号生成器模块与地址生成器模块相连接。本方法模块划分清晰、实现简单、可靠性高,易于在不同的片上系统中移植,便于片上系统的开发和调试,缩短片上系统的开发周期。

    用于无线视频监控系统数据传输的自适应流量控制方法

    公开(公告)号:CN101510998B

    公开(公告)日:2010-12-01

    申请号:CN200910014707.7

    申请日:2009-02-24

    申请人: 山东大学

    IPC分类号: H04N7/18 H04N7/26 H04L1/00

    摘要: 本发明公开了一种用于无线视频监控系统数据传输的自适应流量控制方法,包括以下步骤(1)初始化视频压缩芯片;(2)启动数据帧维护线程,通过缓冲区的溢出情况估计物理信道的状况,从而调整丢帧量值;(3)启动用户终端反馈信息接收处理线程,监听并接受用户终端反馈回来的网络状况信息,从而调整丢帧量值;(4)启动自适应流量控制线程,根据一段时间内的丢帧量值自适应的调整终端的目标码率;(5)启动发送线程。本发明通过对监控端控制芯片缓冲区利用率的检测和用户端关于网络传输中产生的丢包信息的反馈来计算丢帧量值,衡量码率变化的必要性和码率调整的步长,自适应地选择最大的数据传输速率,获得最好的视频质量。

    用于实时视频监控的客户端实现方法

    公开(公告)号:CN101510999B

    公开(公告)日:2010-11-24

    申请号:CN200910014708.1

    申请日:2009-02-24

    申请人: 山东大学

    IPC分类号: H04N7/18 H04N7/26 H04L1/00

    摘要: 本发明提供了一种用于实时视频监控的客户端实现方法,包括视频缓冲步骤、视频接收步骤、视频解压步骤及控制指令步骤;视频缓冲步骤将接收到的数据包在连续的帧缓冲区内进行组帧和缓冲,并在缓冲区中形成一个帧队列;视频接收步骤解析数据包中的控制信息,并采用帧序号窗算法来判断数据包的合法性;视频解压步骤按照校验窗算法从帧队列的队首取完整帧进行译码显示;控制指令步骤接收用户的操作信息,并根据用户的操作对监控终端进行远程控制。本发明在保证实时监控的前提下,最大化的消除了网络逆序和丢包对图像质量的不利影响,提高了图像的清晰度,流畅度和分辨率,在网络条件不好的情况下,兼顾了客户端的图像质量和实时性。

    用于无线视频监控系统数据传输的自适应流量控制方法

    公开(公告)号:CN101510998A

    公开(公告)日:2009-08-19

    申请号:CN200910014707.7

    申请日:2009-02-24

    申请人: 山东大学

    IPC分类号: H04N7/18 H04N7/26 H04L1/00

    摘要: 本发明公开了一种用于无线视频监控系统数据传输的自适应流量控制方法,包括以下步骤(1)初始化视频压缩芯片;(2)启动数据帧维护线程,通过缓冲区的溢出情况估计物理信道的状况,从而调整丢帧量值;(3)启动用户终端反馈信息接收处理线程,监听并接受用户终端反馈回来的网络状况信息,从而调整丢帧量值;(4)启动自适应流量控制线程,根据一段时间内的丢帧量值自适应的调整终端的目标码率;(5)启动发送线程。本发明通过对监控端控制芯片缓冲区利用率的检测和用户端关于网络传输中产生的丢包信息的反馈来计算丢帧量值,衡量码率变化的必要性和码率调整的步长,自适应地选择最大的数据传输速率,获得最好的视频质量。

    视频监控中连接ARM与视频压缩芯片的HPI时序转换电路

    公开(公告)号:CN101510997A

    公开(公告)日:2009-08-19

    申请号:CN200910014500.X

    申请日:2009-02-27

    申请人: 山东大学

    IPC分类号: H04N7/18 H04N7/26

    摘要: 本发明公开了一种视频监控中匹配ARM与视频压缩芯片HPI时序的转换电路,该电路包括三个或门、一个或非门和一个与门;第一个或门的两个输入端分别连接ARM的存储器读信号和片选信号,输出端连接到视频压缩芯片的HPI读信号;第二个或门的两个输入端连接ARM的存储器写信号和上述片选信号,该或门的输出端连接到第三个或门的输入端;第三个或门的另一个输入端连接ARM的某一位地址信号,第三个或门的输出端连接到视频压缩芯片的HPI写信号;或非门的输出端连接到与门的一个输入端;与门的另一个输入端连接ARM的该位地址信号,与门的输出端连接到视频压缩芯片的地址锁存信号。本发明高效、快捷的实现了ARM与视频压缩芯片之间HPI接口的时序匹配。

    加油机控制系统SOC芯片
    6.
    发明公开

    公开(公告)号:CN101510075A

    公开(公告)日:2009-08-19

    申请号:CN200910014565.4

    申请日:2009-03-11

    申请人: 山东大学

    IPC分类号: G05B19/04

    摘要: 加油机控制系统SOC芯片,属加油机控制技术。由CPU处理模块、数据传输模块、CAN总线控制模块、RAM数据存储模块、ROM程序存储模块、在线程序烧录模块、Viterbi编译码模块、JTAG测试模块、IO引脚模块组成;数据传输模块、CAN总线控制模块、RAM数据存储模块、在线程序烧录模块分别与CPU处理模块相连,ROM程序存储模块与在线程序烧录模块相连,Viterbi编译码模块与数据传输模块相连,数据传输模块、CAN总线控制模块、在线程序烧录模块、Viterbi编译码模块分别与JTAG测试模块相连,JTAG测试模块与IO引脚模块相连。本发明成本低,集成度高,稳定性好,具有极佳的推广价值。

    一种用于片上系统在线串行数据读写的方法

    公开(公告)号:CN101980179B

    公开(公告)日:2012-08-08

    申请号:CN201010521924.8

    申请日:2010-10-27

    申请人: 山东大学

    IPC分类号: G06F13/16

    摘要: 一种用于片上系统在线串行数据读写的方法,属集成电路技术领域。用可综合的硬件描述语言编写出一个ISP模块,嵌入带有程序存储器的片上系统中,实现对程序存储器的在线串行数据读写。ISP模块包含控制器模块,状态寄存器模块,SPI模块,数据通路模块,计时器模块,地址生成器模块和控制信号生成器模块。控制器模块与SPI模块、状态寄存器模块、数据通路模块、计时器模块、地址生成器模块和控制信号生成器模块相连接,计时器模块与控制信号生成器模块相连接,控制信号生成器模块与地址生成器模块相连接。本方法模块划分清晰、实现简单、可靠性高,易于在不同的片上系统中移植,便于片上系统的开发和调试,缩短片上系统的开发周期。

    基于ARM的CDMA1X无线视频监控的硬件实现系统

    公开(公告)号:CN101510996A

    公开(公告)日:2009-08-19

    申请号:CN200910014498.6

    申请日:2009-02-27

    申请人: 山东大学

    IPC分类号: H04N7/18 H04L29/06

    摘要: 本发明公开了一种基于ARM的CDMA1X无线视频监控的硬件实现系统。该硬件实现系统包括电源、视频采集模块、视频压缩模块、无线传输模块和中央控制模块,各个模块均与电源连接;视频采集模块分别与视频压缩模块和中央控制模块连接;视频压缩模块与中央控制模块连接;无线传输模块与中央控制模块连接,中央控制模块控制无线传输模块数据的发送,接收无线传输模块的数据,解析数据中的指令,根据指令作出动作响应。本发明涉及视频压缩、嵌入式开发和无线通信三个关键技术领域,以CDMA1X网络和Internet作为通信载体,以ARM处理器作为基本硬件平台,实现了在异地对偏远无人地区、难以布线地区进行远程监控。

    一种基于DW8051核的SOC芯片的可重用验证装置和验证方法

    公开(公告)号:CN102043878A

    公开(公告)日:2011-05-04

    申请号:CN201010525729.2

    申请日:2010-10-29

    申请人: 山东大学

    IPC分类号: G06F17/50

    摘要: 一种基于DW8051核的SOC芯片的可重用验证装置和验证方法,属于集成电路技术领域。装置包括PC上位机、现场可编程门阵列及外围电路,现场可编程门阵列和外围电路都与PC上位机连接;现场可编程门阵列用于模拟SOC芯片逻辑模型,SOC芯片逻辑模型包括存储器选择器、内部ROM存储器、ISP控制器、外部接口控制器、时钟复位模块和DW8051核共6个软件模块;SOC芯片逻辑模型由硬件描述语言编写的代码经过编译后下载到现场可编程门阵列实现;外围电路包括扩展的外部非易失性ROM模块、易失性SRAM模块、串行通讯口模块和SPI接口模块,JTAG模块。本发明在软件支持下,能够完成基于DW8051核的SOC芯片的验证,具有一定的通用性,灵活性,可重用性。

    基于扫描测试的多个SRAM的内建自测试方法

    公开(公告)号:CN101996687A

    公开(公告)日:2011-03-30

    申请号:CN201010521936.0

    申请日:2010-10-27

    申请人: 山东大学

    IPC分类号: G11C29/12

    摘要: 基于扫描测试的多个SRAM的内建自测试方法,属集成电路设计技术领域。对多个待测SRAM测试,分为扫描模式和内建自测试模式。在扫描模式下将SRAM逻辑中的所有普通触发器替换成扫描触发器,并将扫描触发器连接起来组成扫描链。利用自动测试设备输出设计阶段生成的测试向量,观察芯片输出,观察结果是否正确。在内建自测试模式下,通过启动内建自测试,观察输出信号,判断是否存在错误。本发明无需添加过多逻辑电路,结合扫描测试和内建自测试方法的优点,尽可能大限度的优化系统资源,提高测试覆盖率,节约测试时间和测试成本,节省芯片面积。