CPU/FPGA协同的网络遥测乱序重排方法及系统

    公开(公告)号:CN118227333A

    公开(公告)日:2024-06-21

    申请号:CN202410435319.0

    申请日:2024-04-11

    Abstract: 本发明提出CPU/FPGA协同的网络遥测乱序重排方法及系统,涉及网络遥测技术领域。包括CPU将带内网络遥测报告拆分为待排序包和信息包,构建内存缓冲区和动态指针管理区,将待排序包存储至对应的内存缓冲区中,将信息包存储至动态指针管理区中;CPU将多个待排序包传输至FPGA的片外存储资源DDR中;FPGA调用多个加速排序内核并行进行待排序包的排序;FPGA排序完成后,将排序后的有序包传入DDR;CPU读取有序包,并从动态指针管理区中提取出有序包对应的信息包,进行重组恢复。本发明CPU和FPGA协同合作,提升了处理遥测数据的速度,降低了CPU的占用率和处理延迟。

    一种基于双协同模块的网络损伤模拟实现方法及系统

    公开(公告)号:CN119892654A

    公开(公告)日:2025-04-25

    申请号:CN202510036261.7

    申请日:2025-01-09

    Abstract: 本发明提出了一种基于双协同模块的网络损伤模拟实现方法及系统,属于互联网网络损伤技术领域;基于用户损伤指令生成第一配置模板和第二配置模板;对网络流数据包进行网络损伤条件匹配和任务需求判断,基于Tofino芯片上的第一配置模板对且仅对符合网络损伤匹配条件且任务需求为简单网络损伤模拟的网络流数据包进行处理;基于CPU芯片上的第二配置模板对且仅对任务需求为复杂网络损伤模拟的网络流数据包进行处理;最后将达到网络损伤模拟任务需求的网络流数据包转发至接收方。本发明能够在充分利用双协同模块处理的基础上,突破硬件和编程的限制,高效且精准的实现对不同复杂程度的网络损伤模拟。

    一种网络损伤组合化模拟实现方法及系统

    公开(公告)号:CN117749637A

    公开(公告)日:2024-03-22

    申请号:CN202311777845.7

    申请日:2023-12-21

    Abstract: 本发明公开了一种网络损伤组合化模拟实现方法及系统,其中方法包括:获取网络流,查询网络流的网络损伤需求;将网络损伤需求拆分成若干个损伤功能,分析损伤功能串行组合的可行性以及并行组合的可行性,并生成组合化策略;检查组合化策略中是否存在可优化的并行组合,对可优化的并行组合进行优化,得到优化后的组合化策略;依照优化后的组合化策略,构建网络损伤组合并行图;按照网络损伤组合并行图进行网络损伤模拟。在保证损伤功能逻辑正确性的前提下,显著优化了损伤功能的组合处理延迟以及部署开销。

    一种实现网络损伤的方法、系统及装置

    公开(公告)号:CN116208508A

    公开(公告)日:2023-06-02

    申请号:CN202310224941.2

    申请日:2023-03-03

    Abstract: 本发明公开了一种实现网络损伤的方法、系统及装置,该方法包括:接收用户损伤指令,生成并下发损伤配置模板;接收发送方发送的网络流数据包,根据损伤配置模板对接收的数据包进行网络损伤逻辑判断,识别待损伤网络流;根据损伤配置模板对待损伤网络流执行相应的网络损伤操作;存储并转发经过损伤操作的网络流数据包至接收方。本发明基于可编程交换芯片的可编程交换机,通过网络编程语言对可编程交换机进行相应网络损伤逻辑设计,实现模拟网络损伤的功能和性能需求,提高网络损伤模拟的可定义性,有效降低进行网络测试实验的成本。

    一种用于网络损伤仪的壳体及网络损伤仪

    公开(公告)号:CN219499876U

    公开(公告)日:2023-08-08

    申请号:CN202320329297.0

    申请日:2023-02-22

    Abstract: 本实用新型公开了一种用于网络损失仪的壳体及网络损伤仪,属于网络损伤仪技术领域。包括支撑壳体、上盖和底板;支撑壳体为中空结构,支撑壳体的顶部开设有第一安装通口,支撑壳体的底部开设有第二安装通口;上盖设置于所述支撑壳体的顶部,上盖覆盖第一安装通口;底板设置于支撑壳体的底部,底板覆盖第二安装通口;支撑壳体的侧壁设置风扇,风扇位于支撑壳体的内部;支撑壳体的侧壁开设有排风口,排风口位于风扇和支撑壳体的连接处;支撑壳体沿长度方向的两侧开设有散热孔;支撑壳体内部水平设置有部件安装架,部件安装架与底板之间具有间距。通过巧妙的结构设计,实现良好的散热,解决了现有的网络损伤仪散热性能不好的问题。

Patent Agency Ranking