专利检索 ap:("广东工业大学") AND inv:"揭智伟" 第 1 页

1.

发明公开
一种面向小芯片的VLSI标准单元布局方法及相关设备审中-实审

公开(公告)号：CN116401976A

公开(公告)日：2023-07-07

申请号：CN202310380003.1

申请日：2023-04-11

申请人： 广东工业大学

发明人： 卢狄 , 蔡述庭 , 揭智伟 , 高怀恩

IPC分类号： G06F30/327

摘要： 本发明提供了一种面向小芯片的VLSI标准单元布局方法及相关设备，包括：步骤1，获取目标电路图的网表、工艺库信息以及布局约束信息；步骤2，将网表表示为超图模型，根据超图模型的连通性对超图模型进行划分，得到划分结果；步骤3，根据工艺库信息和布局约束信息，以裸片的半周线长为优化目标，在裸片上对划分结果进行全局布局，得到标准单元布局结果；步骤4，在标准单元布局结果的基础上对互连端子进行布局，得到目标电路图在裸片上的布局结果；与现有技术相比，提高了大型芯片加工的合格率，降低了设计的复杂度，加快了芯片的制造周期。