-
公开(公告)号：CN113691375B
公开(公告)日：2023-08-04
申请号：CN202110975490.7
申请日：2021-08-24
Applicant: 广东工业大学 , 佛山芯珠微电子有限公司
Abstract: 本发明公开了一种ECC椭圆曲线抗攻击的硬件架构，包括模运算模块、点运算模块、顶层控制模块、顶层接口模块以及寄存器存储模块，使用随机掩码对ECC点乘中的密钥k和椭圆曲线点P进行功耗攻击的防护，使得点乘运算的全过程都存在随机变化，从而大幅降低了功耗与数据的相关性；本发明使用基于椭圆曲线的错误检测对点乘运算进行故障攻击防护，该方法的硬件开销较小，便于实现，并支持在任意位置检测，灵活性高，可配置性强；本发明提出抗攻击的ECC并行多点乘算法，可将多次点乘转化为预计算和一次点乘，从而大幅降低了抗攻击方法的面积和速度开销，优化了整体性能。
-
公开(公告)号：CN113691375A
公开(公告)日：2021-11-23
申请号：CN202110975490.7
申请日：2021-08-24
Applicant: 广东工业大学 , 佛山芯珠微电子有限公司
Abstract: 本发明公开了一种ECC椭圆曲线抗攻击的硬件架构，包括模运算模块、点运算模块、顶层控制模块、顶层接口模块以及寄存器存储模块，使用随机掩码对ECC点乘中的密钥k和椭圆曲线点P进行功耗攻击的防护，使得点乘运算的全过程都存在随机变化，从而大幅降低了功耗与数据的相关性；本发明使用基于椭圆曲线的错误检测对点乘运算进行故障攻击防护，该方法的硬件开销较小，便于实现，并支持在任意位置检测，灵活性高，可配置性强；本发明提出抗攻击的ECC并行多点乘算法，可将多次点乘转化为预计算和一次点乘，从而大幅降低了抗攻击方法的面积和速度开销，优化了整体性能。
-
Patent Agency Ranking
公开(公告)号：CN113691363B
公开(公告)日：2023-06-09
申请号：CN202110972122.7
申请日：2021-08-24
Applicant: 广东工业大学
Abstract: 本发明公开了一种AES&SM4可重构掩码S盒硬件电路，包括掩码预处理单元、前仿射和掩码修正单元、带掩码乘法逆单元以及后仿射和掩码修正单元；本方案实现了AES和SM4的S盒在标准基下基于复合域GF((((2)2)2)2)的可重构设计；S盒采用掩码技术，采取了掩码预处理、分段修正掩码技术，保证输出不改变掩码值的情况下具备侧信道防御能力。本方案的可重构S盒具备小面积、低延时、抗攻击的优点。
-
公开(公告)号：CN110391797A
公开(公告)日：2019-10-29
申请号：CN201910546215.6
申请日：2019-06-20
Applicant: 广东工业大学
IPC: H03K3/012 , H03K3/3562
Abstract: 为了解决现有技术中D触发器晶体管数量多、面积大、功耗高的问题，本发明提供一种基于IGZO TFT的D触发器电路，包括两个结构相同的纯N型D锁存器，其技术方案在于：上述两个纯N型D锁存器通过有比结构连接。本发明通过两个D锁存器利用有比电路连接而成，其中有比电路通过上拉和下拉网络晶体管宽长比的不同所呈现电阻的不同来决定输出电压，电路的输出是上拉和下拉管分压的结果，与宽长比的比例有关，所以只要比例合适，可以使用宽长比较小的晶体管来降低整体面积。本发明具有结构简单，晶体管数量少、面积小、功耗低的优点。
-
公开(公告)号：CN110391797B
公开(公告)日：2023-04-18
申请号：CN201910546215.6
申请日：2019-06-20
Applicant: 广东工业大学
IPC: H03K3/012 , H03K3/3562
Abstract: 为了解决现有技术中D触发器晶体管数量多、面积大、功耗高的问题，本发明提供一种基于IGZO TFT的D触发器电路，包括两个结构相同的纯N型D锁存器，其技术方案在于：上述两个纯N型D锁存器通过有比结构连接。本发明通过两个D锁存器利用有比电路连接而成，其中有比电路通过上拉和下拉网络晶体管宽长比的不同所呈现电阻的不同来决定输出电压，电路的输出是上拉和下拉管分压的结果，与宽长比的比例有关，所以只要比例合适，可以使用宽长比较小的晶体管来降低整体面积。本发明具有结构简单，晶体管数量少、面积小、功耗低的优点。
-
公开(公告)号：CN113691363A
公开(公告)日：2021-11-23
申请号：CN202110972122.7
申请日：2021-08-24
Applicant: 广东工业大学
Abstract: 本发明公开了一种AES&SM4可重构掩码S盒硬件电路，包括掩码预处理单元、前仿射和掩码修正单元、带掩码乘法逆单元以及后仿射和掩码修正单元；本方案实现了AES和SM4的S盒在标准基下基于复合域GF((((2)2)2)2)的可重构设计；S盒采用掩码技术，采取了掩码预处理、分段修正掩码技术，保证输出不改变掩码值的情况下具备侧信道防御能力。本方案的可重构S盒具备小面积、低延时、抗攻击的优点。
-
公开(公告)号：CN210490840U
公开(公告)日：2020-05-08
申请号：CN201921532446.3
申请日：2019-09-16
Applicant: 广东工业大学
IPC: H03K19/0944
Abstract: 本实用新型公开了一种基于铟镓锌氧化物薄膜晶体管的四位全加器电路，包括四个三输入异或门电路，分别用于实现两个四位二进制数对应位数字的加法运算；四个进位产生电路，分别用于产生所述两个四位二进制数对应位数字相加后的进位；所述的四个三输入异或门电路、四个进位产生电路的输入均为所述两个四位二进制数对应位的数字以及来自低位的进位；所示的四个三输入异或门电路、四个进位产生电路中的晶体管均采用NMOS晶体管。本实用新型的全加器电路由四个异或门电路和四个进位产生电路实现，整体结构简洁，易于实现；通过控制上拉管的导通和截止，实现了上拉电路和下拉电路其中一路导通时，另一路关断，从而降低了电路功耗。
-
-
-
-
-
-
Search Results
7
records
(took 0.038 seconds)
