一种三相交错LLC谐振变换器驱动脉冲产生的方法

    公开(公告)号:CN117792037A

    公开(公告)日:2024-03-29

    申请号:CN202311855220.8

    申请日:2023-12-29

    IPC分类号: H02M1/08 H02M1/00

    摘要: 本发明涉及谐振变换器技术领域,具体涉及一种三相交错LLC谐振变换器驱动脉冲产生的方法,包括以下步骤:提供第一定时器与第二定时器所述第一通道、第二通道以及第三通道分别计算50%的PWM信号;所述第四通道、第五通道以及第六通道分别计算50%的PWM信号;依次选取第一通道、第五通道以及第三通道形成第一驱动波形;依次选取第四通道、第六通道以及第二通道形成第二驱动波形。本发明能够在定时器的两个不同的通道上输出不同相位的差的PWM波形,从而对三相交错LLC谐振变换器实现不对称的PWM模式控制;另外,本实施例能够形成第一驱动波形与第二驱动波形,每组驱动波形中的三路通道相位相差120度,从而能够对三相交错LLC谐振变换器的上下管进行控制。

    一种利用光纤信道的主从机高精度对时方法、存储介质

    公开(公告)号:CN116015522A

    公开(公告)日:2023-04-25

    申请号:CN202211711067.7

    申请日:2022-12-29

    IPC分类号: H04J3/06

    摘要: 本发明涉及一种利用光纤信道的主从机高精度对时方法、存储介质,系统架构上配置主机和从机均设置有CPU以及通讯连接GPU的FPGA,且主机与各从机之间的FPGA通过光纤信道进行数据传输;方法包括:控制主机的CPU将数据发送给其FPGA,由主机的FPGA接收完一帧数据后打包通过光纤信道发送至目标从机以实现主从机通讯;以及控制主机的FPGA在系统开始工作后生成周期性对时基准脉冲,并在每一次对时基准脉冲到来时进行一次对时,对时配置为将有主机的FPGA产生的时间基准信号打包成一帧专用对时数据帧发送给各从机的FPGA,由接收方解析还原时间基准信号后据此调整其时间基准,并在调整的过程中作出时间补偿。

    一种拖拽电缆漏电故障监视器
    7.
    发明公开

    公开(公告)号:CN115980651A

    公开(公告)日:2023-04-18

    申请号:CN202211712515.5

    申请日:2022-12-29

    摘要: 本发明涉及一种拖拽电缆漏电故障监视器,包括电流检测电路、控制器、零序电流互感器、电阻R5;零序电流互感器检测拖拽电缆的三相电流的相量和,并由次边电感L输出零序电流;电流检测电路包括电流变电压电路、电控脉冲电压源、信号放大电路,电流变电压电路将零序电流转换成电压信号输出至信号放大电路,并与二次边电感L、电控脉冲电压源构成充放电电路,电阻R5一端连接电流变电压电路的输出端,另一端接地,信号放大电路的输出与控制器连接,电控脉冲电压源向电压信号发出脉冲信号;控制器从信号放大电路的输出信号中分离获取漏电流数据和脉冲电压源数据,根据得到的数据区分互感器的正常、短路、断开的状态和漏电流大小。

    一种基于双MCU的拖拽电缆漏电监视器及控制方法

    公开(公告)号:CN116908741A

    公开(公告)日:2023-10-20

    申请号:CN202310832067.0

    申请日:2023-07-07

    摘要: 本发明涉及一种基于双MCU的拖拽电缆漏电监视器,其中的控制系统采用双MCU冗余方式构建,其中每个MCU的复位电路、晶振电路和通信电路分开独立,双MCU之间的电源共用,双MCU之间,输入IO引脚两两直接并联,输出IO引脚也两两直接并联;每个MCU的输入IO引脚被配置为输入状态且为高阻状态;对于每个MCU的输出IO引脚,若需其输出高电平则将该引脚配置为输出状态和高电平输出,而若需其输出低电平则将该引脚配置为下拉输入;或者是对于每个MCU的输出IO引脚,若需其输出低电平则将该引脚配置为低电平状态和低电平输出,而若需其输出高电平则将该引脚配置为上拉输入。本发明用于使监视器监视的用电移动设备用电安全,全时候守护,杜绝漏电事故发生。

    一种纯模拟控制的多保护条件延时过载保护电路

    公开(公告)号:CN219227209U

    公开(公告)日:2023-06-20

    申请号:CN202223542455.5

    申请日:2022-12-29

    摘要: 本实用新型涉及一种纯模拟控制的多保护条件延时过载保护电路,电路中,可控硅的K极接地,电阻R5、电阻RP1之间的接点与第一比较器正输入端相接,负输入端连接至被测电源的输出采样端IOUT,第一比较器的输出端与三极管基极相接,供电端VCC依次经电阻R2、电阻R3连接至第二比较器正输入端,三极管集电极连接至电阻R2、电阻R3之间的接点,发射极接地,电容C1跨接于三极管集电极与发射极之间,电解电容EC1阳极连接至第二比较器正输入端,阴极接地,电阻R6、电阻R9之间的接点连接至第二比较器的负输入端,第二比较器的输出端作为过载保护支路的输出,其中,各条过载保护支路的相互间的保护延迟时长、过载保护设定值不同,输出端共接至可控硅的G极。