公开(公告)号：CN104956591A

公开(公告)日：2015-09-30

申请号：CN201480006503.8

申请日：2014-01-30

申请人： 德克萨斯仪器股份有限公司

发明人： P·萨伦 ,  M·迪特尔 ,  K·德万 ,  E·F·格奥尔格

IPC分类号： H03L7/18 ,  H03L7/087

CPC分类号： H03L7/0893 ,  H03L1/00 ,  H03L7/0898 ,  H03L7/0995 ,  H03L2207/06

摘要： 本发明一般涉及锁相回路(PLL)，并且更具体地涉及超低带宽锁相回路。本发明可以例如在实现锁相回路的集成电路或用于操作锁相回路的方法中实施。本发明提供具有仅使用两个存储单元、计数器和数模(DAC)转换器的控制级的PLL。与使用存储单元的现有技术PLL相比，本发明的控制级的配置减少了用于缩小的PLL所需的芯片面积。本发明进一步提出用于PLL并且实现PLL的PVT补偿机制，该PLL在其频率响应中具有更低的峰值，这导致更好的停息响应。

公开(公告)号：CN104956591B

公开(公告)日：2018-08-07

申请号：CN201480006503.8

申请日：2014-01-30

申请人： 德克萨斯仪器股份有限公司

发明人： P·萨伦 ,  M·迪特尔 ,  K·德万 ,  E·F·格奥尔格

IPC分类号： H03L7/18 ,  H03L7/087

CPC分类号： H03L7/0893 ,  H03L1/00 ,  H03L7/0898 ,  H03L7/0995 ,  H03L2207/06

摘要： 本发明般涉及锁相回路(PLL),并且更具体地涉及超低带宽锁相回路。本发明可以例如在实现锁相回路的集成电路或用于操作锁相回路的方法中实施。本发明提供具有仅使用两个存储单元、计数器和数模(DAC)转换器的控制级的PLL。与使用存储单元的现有技术PLL相比,本发明的控制级的配置减少了用于缩小的PLL所需的芯片面积。本发明进步提出用于PLL并且实现PLL的PVT补偿机制,该PLL在其频率响应中具有更低的峰值,这导致更好的停息响应。