公开(公告)号：CN115885385A

公开(公告)日：2023-03-31

申请号：CN202180049929.1

申请日：2021-08-31

申请人： 德州仪器公司

发明人： T·D·博尼菲尔德 ,  J·A·韦斯特 ,  B·L·威廉斯 ,  E·C·斯图尔特

IPC分类号： H01L23/60

摘要： 一种电流隔离电容器装置(400D)包含半导体衬底(402)及在所述半导体衬底之上的PMD层(404)。所述PMD层具有第一厚度(T1)。下金属极板(412A)位于所述PMD层之上，且ILD层(416)位于所述下金属极板上；所述ILD层具有第二厚度(T2)。所述第一厚度与所述第二厚度的比介于约1与1.55之间，包含约1及1.55。在所述ILD层之上的第一上金属极板(424A)具有第一面积，而在所述ILD层之上的第二上金属极板(424B)具有第二面积；所述第一面积与所述第二面积的比大于约5。所述电流隔离电容器装置可为多芯片模块的部分。

公开(公告)号：CN118715610A

公开(公告)日：2024-09-27

申请号：CN202380021726.0

申请日：2023-02-28

申请人： 德州仪器公司

发明人： J·A·韦斯特 ,  E·C·斯图尔特

IPC分类号： H01L23/00 ,  H01L23/544 ,  H01L23/58 ,  H01L21/66 ,  H01L23/31

摘要： 一种集成电路IC制造流程包含多层级金属化方案，其中根据一或多个设计约束形成划线道结构(893)的一或多个金属层部件(880‑1到880‑7)。所述划线道结构(893)的所述金属层部件(880‑1到880‑7)沿切割路径的总厚度可被限制为阈值，以优化切割操作中的切割分离产率。

公开(公告)号：CN116322293A

公开(公告)日：2023-06-23

申请号：CN202211548217.7

申请日：2022-12-05

申请人： 德州仪器公司

发明人： E·C·斯图尔特 ,  J·A·韦斯特 ,  T·D·博尼菲尔德

IPC分类号： H10N97/00 ,  H01L27/06

摘要： 一种集成电路(100)具有：第一导电区域(122)；第二导电区域(136)；第一材料类型的多个电介质层(126、130)，其位于所述第一导电区域与所述第二导电区域之间；及第二材料类型的至少一个电介质层(128)，其位于第一材料类型的所述多个电介质层中的第一电介质层与所述第一材料类型的所述多个电介质层中的第二电介质层之间。第一材料类型的每一电介质层具有从0.5μm到5.0μm的范围中的厚度，并且第二材料类型的所述至少一个电介质层不接触金属且具有小于2.0μm的厚度，并且所述第一材料类型中的压缩应力或元素中的至少一者与所述第二材料类型中的元素相比，所述第二材料类型不同于所述第一材料类型。

公开(公告)号：CN108091640B

公开(公告)日：2023-05-23

申请号：CN201711090049.0

申请日：2017-11-08

申请人： 德州仪器公司

发明人： E·C·斯图尔特 ,  杰弗里·A·韦斯特 ,  T·D·博尼菲尔德 ,  J·A·加列戈斯 ,  川杰圣 ,  于志毅

IPC分类号： H01L23/64

摘要： 本申请案涉及一种集成电容器及其形成方法。位于衬底(210)上的半导体表面上的集成电容器(300)包含：蚀刻电容器电介质层(232)以提供具有倾斜电介质侧壁部分的至少一个经界定电介质特征，所述电容器电介质层(232)包含在所述半导体表面上方且与所述半导体表面电隔离的底板(240b)上的至少一个硅化合物材料层。沉积电介质层以至少部分地填充所述倾斜电介质侧壁部分中的凹坑以使所述倾斜电介质侧壁部分的表面平滑化。蚀刻所述电介质层，且接着在所述电介质特征的顶部上形成顶板(240a)。

公开(公告)号：CN108091640A

公开(公告)日：2018-05-29

申请号：CN201711090049.0

申请日：2017-11-08

申请人： 德州仪器公司

发明人： E·C·斯图尔特 ,  杰弗里·A·韦斯特 ,  T·D·博尼菲尔德 ,  J·A·加列戈斯 ,  川杰圣 ,  于志毅

IPC分类号： H01L23/64

CPC分类号： H01L28/40 ,  H01L21/02211 ,  H01L21/02214 ,  H01L21/02216 ,  H01L21/02263 ,  H01L21/02274 ,  H01L21/31116

摘要： 本申请案涉及一种集成电容器及其形成方法。位于衬底(210)上的半导体表面上的集成电容器(300)包含：蚀刻电容器电介质层(232)以提供具有倾斜电介质侧壁部分的至少一个经界定电介质特征，所述电容器电介质层(232)包含在所述半导体表面上方且与所述半导体表面电隔离的底板(240b)上的至少一个硅化合物材料层。沉积电介质层以至少部分地填充所述倾斜电介质侧壁部分中的凹坑以使所述倾斜电介质侧壁部分的表面平滑化。蚀刻所述电介质层，且接着在所述电介质特征的顶部上形成顶板(240a)。