-
公开(公告)号：CN118860063A
公开(公告)日：2024-10-29
申请号：CN202410506898.3
申请日：2024-04-25
Applicant: 意法半导体股份有限公司
Inventor： J·乔凡诺 , R·G·巴尔代利 , A·加姆博奥 , A·科索 , D·R·M·尼科洛西
Abstract: 本发明涉及用于为多管芯应用生成多个控制信号的系统和方法。具体地，本发明涉及由具有自己的本地时钟并且被设置有共用时钟的独立管芯生成的同步控制信号的生成。在第一步中，在每个芯片中，使用TDC测量共用时钟信号的周期。在进一步的步骤中，在每个管芯中，使用延迟单元评估相应的相移并将其施加在共用时钟信号的上升沿与输出控制信号的每个上升沿之间。
Search Results
1
records
(took 0.049 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
