-
公开(公告)号：CN118860063A
公开(公告)日：2024-10-29
申请号：CN202410506898.3
申请日：2024-04-25
申请人： 意法半导体股份有限公司
发明人： J·乔凡诺 , R·G·巴尔代利 , A·加姆博奥 , A·科索 , D·R·M·尼科洛西
摘要： 本发明涉及用于为多管芯应用生成多个控制信号的系统和方法。具体地，本发明涉及由具有自己的本地时钟并且被设置有共用时钟的独立管芯生成的同步控制信号的生成。在第一步中，在每个芯片中，使用TDC测量共用时钟信号的周期。在进一步的步骤中，在每个管芯中，使用延迟单元评估相应的相移并将其施加在共用时钟信号的上升沿与输出控制信号的每个上升沿之间。
-
公开(公告)号：CN110299917B
公开(公告)日：2024-10-25
申请号：CN201910528139.6
申请日：2015-09-23
申请人： 意法半导体股份有限公司
发明人： C·布尔焦
摘要： 本发明涉及操作数模处理链路的方法、对应的设备和装置。根据数字输入信号产生模拟输出信号的信号处理链路通过生成用于模拟输出信号的第一标记信号以及用于数字输入信号的一个或多个第二标记信号来操作，其中每个标记信号呈现第一电平和第二电平，并且每个标记信号在生成标记所根据的信号具有在特定幅度窗口内的值时被设置成所述第一电平。可以计算用于模拟输出信号的第一标记信号与用于数字输入信号的第二标记信号彼此匹配的量，用于例如在发出指示操作受损的警报标记中的可能的使用。还可以在操作期间计算信号处理链路的一个或多个操作参数的估计。
-
公开(公告)号：CN112925738B
公开(公告)日：2024-10-01
申请号：CN202011439195.1
申请日：2020-12-07
申请人： 意法半导体股份有限公司
发明人： G·卡瓦拉罗
IPC分类号： G06F15/163
摘要： 本公开的实施例涉及电子系统、对应的操作方法和电子设备。一种示例电子系统，包括第一设备、第二设备和时钟生成器电路。时钟生成器电路被配置成提供具有可选频率的时钟信号。第一设备包括与第一以太网接口耦合的第一处理电路，并且第二电子设备包括与第二以太网接口耦合的第二处理电路。第一设备和第二设备中的至少一项被配置成：根据第一设备和/或第二设备的操作参数、和/或根据在第一设备和第二设备之间所交换的帧的参数，确定时钟信号的频率，并且作用于时钟生成器电路，以在该频率处操作时钟生成器电路。
-
公开(公告)号：CN113299825B
公开(公告)日：2024-09-27
申请号：CN202110162040.6
申请日：2021-02-05
申请人： 法国原子能及替代能源委员会 , 意法半导体股份有限公司
摘要： 本公开的实施例涉及相变存储器单元。所提供的是相变存储器单元以及制造和操作相变存储器单元的方法。在至少一个实施例中，相变存储器单元包括加热器和堆叠。该堆叠包括至少一个锗层或氮掺杂锗层，以及第一合金的至少一层，第一合金包括锗、锑和碲。电阻层位于加热器和堆叠之间。
-
公开(公告)号：CN118655998A
公开(公告)日：2024-09-17
申请号：CN202410893217.3
申请日：2019-07-18
申请人： 意法半导体股份有限公司 , 意法半导体公司
IPC分类号： G06F3/041 , G06F3/04883 , G06F9/451
摘要： 本申请涉及双击事件检测系统和方法。数字信号处理电路装置在操作中基于加速度计数据确定设备的携带位置。使用确定的携带位置设置双击检测参数。使用设置的双击检测参数检测双击。响应于检测到双击，生成诸如标志或中断信号之类的控制信号并将其用来控制设备的操作。例如，设备可以响应于检测到双击而进入操作唤醒模式。
-
公开(公告)号：CN112992227B
公开(公告)日：2024-08-27
申请号：CN202011490378.6
申请日：2020-12-16
申请人： 意法半导体股份有限公司
发明人： F·E·C·迪塞格尼 , M·F·佩罗尼 , C·托尔蒂 , D·曼弗雷
IPC分类号： G11C13/00
摘要： 本公开的各实施例涉及包括具有上拉级的行解码器的非易失性存储器装置。示例性非易失性存储器装置包括耦合到字线的存储器单元阵列和行解码器，该行解码器包括下拉级和上拉级，针对每个第一字线，该上拉级包括：对应的控制电路和对应的上拉开关电路，该控制电路生成对应的控制信号，该上拉开关电路经由控制信号被控制，以便将字线耦合到电源或者将字线从电源解耦。控制电路包括：电流镜和串联电路，该电流镜将电流注入到内部节点，基于对相应的字线的选择/取消选择，该串联电路将对应的内部节点耦合到接地或者将对应的内部节点从接地解耦，以使对应的内部节点上的电压降低/增加。每个控制信号是取决于对应的内部节点上的电压。
-
公开(公告)号：CN113568851B
公开(公告)日：2024-08-20
申请号：CN202110461211.5
申请日：2021-04-27
申请人： 意法半导体股份有限公司
摘要： 公开了访问存储器的方法及对应电路。一种访问存储器以读取和/或写入数据的实施例方法包括生成存储器事务请求，该存储器事务请求包括对于存储器中的一组存储器位置的存储器访问请求的突发，存储器位置具有相应存储器地址。该方法还包括经由互连总线向耦接到存储器的存储器控制器电路发送第一信号和第二信号，第一信号传送存储器事务请求，第二信号传送用于将存储器访问请求的突发映射到存储器中的存储器位置的相应存储器地址上的信息。该方法还包括：根据由第二信号传送的信息，计算存储器地址的相应存储器地址，以及访问存储器地址以从存储器地址读取数据和/或将数据写入存储器地址。
-
公开(公告)号：CN112994653B
公开(公告)日：2024-08-16
申请号：CN202011493887.4
申请日：2020-12-17
申请人： 意法半导体股份有限公司
摘要： 本公开的各实施例涉及镜像抑制补偿方法、电路、接收器设备与计算机程序产品。输入信号具有期望信号分量和叠加在期望信号分量上的干扰信号分量。干扰分量估计处理被应用于输入信号，作为结果获得经滤波的信号，经滤波的信号包括经滤波的数据样本序列。从输入信号中减去经滤波的信号，其中作为结果获得包括输出数据样本序列的输出信号。干扰分量估计处理将共轭处理应用于输入信号，其中提供输入信号的共轭版本。使用自适应处理系数来计算自适应信号处理系数，并且自适应信号处理被应用于输入信号的共轭版本。
-
公开(公告)号：CN115426275B
公开(公告)日：2024-08-02
申请号：CN202210519007.9
申请日：2022-05-12
申请人： 意法半导体股份有限公司
发明人： G·卡斯特拉诺
IPC分类号： H04L43/022 , H04L67/12 , H04L69/12 , B60R21/264 , B60R21/26
摘要： 公开了控制器电路、相应的系统和方法。一种设备，包括信号处理电路、RAM和RAM管理电路系统。信号处理电路产生作为传感器数据信号的当前值和过去值的函数的输出数据信号。RAM被组织成一组存储传感器数据信号值的RAM段。RAM管理电路系统具有多个信号处理电路可访问的缓冲器，并通过执行一组存储器操作来管理RAM段中数据的存储和检索。一组存储器操作包括读操作和写操作，在读操作期间，传感器数据信号的过去值从RAM的段中读取并存储在缓冲器中，在写操作期间，传感器数据信号的当前值被写入在读操作期间读取的RAM的段中。
-
公开(公告)号：CN118400676A
公开(公告)日：2024-07-26
申请号：CN202410097623.9
申请日：2024-01-23
申请人： 意法半导体股份有限公司
摘要： 一种电容性的MEMS型声换能器具有声音采集部分和换能部分。衬底区域包围第一腔，第一腔被布置在声音采集部分中并且朝向外部敞开；固定结构被耦合到衬底区域；帽区域被耦合到固定结构。敏感膜被布置在声音采集部分中，被耦合到固定结构，并且面向第一腔。换能腔被布置在换能部分中，相对于外部被密封地闭合，并且容纳检测膜。铰接结构穿过换能腔的壁在敏感膜与检测膜之间延伸。固定电极面向检测膜并且被电容性地耦合到检测膜。导电连接区域在衬底区域上方延伸到换能腔中。
-
-
-
-
-
-
-
-
-
搜索结果
2820 条记录 (耗时 0.082 秒)
