阵列基板的制作方法及阵列基板
    1.
    发明公开

    公开(公告)号:CN113467141A

    公开(公告)日:2021-10-01

    申请号:CN202010247584.8

    申请日:2020-03-31

    摘要: 本发明提供一种阵列基板的制作方法及阵列基板,制作方法包括:在衬底基板上沉积栅金属层,通过第一次光刻,使栅金属层形成栅极和扫描线;依次沉积栅极绝缘层、半导体层和源漏金属层,通过第二次光刻,使半导体层形成有源岛,同时源漏金属层形成源极、漏极和数据线,源极和漏极之间形成沟道区域;通过悬涂工艺涂覆彩色滤光片色阻层,并进行曝光显影工艺;沉积保护层,通过第三次光刻,在漏极上方的保护层和彩色滤光片色阻层上形成导电过孔;沉积透明导电层,通过第四次光刻,使透明导电层形成像素电极并使像素电极与漏极通过导电过孔连通。本发明提供的阵列基板的制作方法和阵列基板,可防止氧化硅保护层对金属铜造成氧化。

    阵列基板、显示面板及阵列基板的制作方法

    公开(公告)号:CN111403337A

    公开(公告)日:2020-07-10

    申请号:CN202010247606.0

    申请日:2020-03-31

    摘要: 本发明提供一种阵列基板、显示面板及阵列基板的制作方法,阵列基板的制作方法包括:在衬底基板上沉积栅极金属层,并进行第一次光刻工艺,以在衬底基板上形成栅极及栅极线;在形成有栅极及栅极线的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、阻挡层、含有Cu元素的源漏金属层、以及保护层,并进行第二次光刻工艺,使金属氧化物半导体层形成金属氧化物半导体图形,使阻挡层形成位于金属氧化物半导体图形与源极和漏极之间的防扩散图形,使源漏金属层形成源极和漏极,并使所述保护层形成位于所述源极和漏极上方的防氧化图形。本发明能够防止源极和漏极中的Cu被含有SiOx的膜层氧化,提高阵列基板的可靠性。

    栅极驱动电路和栅极驱动器

    公开(公告)号:CN109272963B

    公开(公告)日:2020-03-03

    申请号:CN201811371705.9

    申请日:2018-11-14

    IPC分类号: G09G3/36

    摘要: 本发明提供一种栅极驱动电路和栅极驱动器,包括:信号控制模块、处理模块和第一调整模块和第二调整模块;信号控制模块和处理模块电连接,处理模块分别与第一调整模块、第二调整模块电连接,第一调整模块与第二调整模块电连接;信号控制模块,用于向处理模块、第一调整模块、第二调整模块输出控制信号;处理模块、第一调整模块和第二调整模块,用于根据控制信号,控制栅极驱动电路的PU信号点的电压维持为预设电压,PU信号点为处理模块和第二调整模块的连接点。本发明提供的栅极驱动电路能够使得其中的PU信号点的电压维持为预设电压,解决了栅极驱动电路中晶体管打开,泄露PU点电压的问题。

    栅极驱动电路和栅极驱动器

    公开(公告)号:CN109256079B

    公开(公告)日:2021-02-26

    申请号:CN201811354842.1

    申请日:2018-11-14

    IPC分类号: G09G3/20 G09G3/36

    摘要: 本发明提供一种栅极驱动电路和栅极驱动器,该栅极驱动电路包括:第一信号源、信号控制模块、处理模块和调整模块;处理模块分别与第一信号源、信号控制模块和调整模块连接,调整模块还与第一信号源连接;第一信号源,用于向处理模块、调整模块输出电压信号;信号控制模块,用于向处理模块、调整模块输出控制信号;处理模块和调整模块,用于根据控制信号和电压信号,控制栅极驱动电路的PU信号点的电压维持为预设电压,栅极驱动电路的PU信号点为信号源和处理模块、调整模块的共同连接点。本发明提供的栅极驱动电路能够使得其中的PU信号点的电压维持为预设电压,解决了栅极驱动电路中晶体管打开,泄露PU点电压的问题。

    阵列基板、显示面板以及阵列基板的制作方法

    公开(公告)号:CN111403336A

    公开(公告)日:2020-07-10

    申请号:CN202010246502.8

    申请日:2020-03-31

    摘要: 本发明提供一种阵列基板、显示面板以及阵列基板的制作方法,阵列基板的制作方法包括:在衬底基板上沉积栅极金属层,并进行第一次光刻工艺,以在衬底基板上形成栅极及栅极线;在形成有栅极及栅极线的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、阻挡层、以及含有Cu元素的源漏金属层,并在含有Cu元素的源漏金属层上形成包含CuNx层的防氧化层;进行第二次光刻工艺,使金属氧化物半导体层形成金属氧化物半导体图形,使阻挡层形成位于金属氧化物半导体图形与源极和漏极之间的防扩散图形,使含有Cu元素的源漏金属层形成源极和漏极,使防氧化层形成所述防氧化图形。本发明防止源极和漏极中的Cu被含有SiOx的膜层氧化,提高阵列基板的可靠性。

    阵列基板及液晶显示面板

    公开(公告)号:CN109240011B

    公开(公告)日:2019-08-13

    申请号:CN201811367197.7

    申请日:2018-11-16

    IPC分类号: G02F1/1362 G02F1/1337

    摘要: 本发明提供一种阵列基板及液晶显示面板,所述阵列基板包括:扫描线、数据线、存储电容总线、存储电容支线;多条扫描线和所述数据线纵横交错设置,且相邻两条扫描线和相邻两条数据线之间围成像素区;所述存储电容总线平行于所述扫描线设置、并横跨所述像素区,且所述存储电容总线与围合成所述像素区的其中一条所述扫描线电连接;所述存储电容支线包括与所述数据线平行的第一段,且所述第一段设置在围合成所述像素区的相邻两条所述数据线其中一条的内侧,所述存储电容支线与所述存储电容总线电连接,且该存储电容支线由导电透明材料制成。本发明提供一种阵列基板及液晶显示面板,通过设置透明导电材料制成的存储电容支线,可有效提高像素透过率。

    阵列基板的制造方法
    8.
    发明公开

    公开(公告)号:CN109300841A

    公开(公告)日:2019-02-01

    申请号:CN201811366363.1

    申请日:2018-11-16

    IPC分类号: H01L21/77 H01L27/12

    摘要: 本发明提供一种阵列基板的制造方法,包括:在玻璃基板上依次沉积金属层和氧化铟锡ITO层,并进行第一次光刻,以形成包括栅极和存储电容电极的第一层结构;在第一层结构上依次沉积栅极绝缘层、铟镓锌氧化物IGZO半导体层和源漏极金属层,并进行第二次光刻,以形成包括硅岛图形、源极和漏极的第二层结构;在第二层结构上依次形成钝化层和平坦化层,在形成钝化层的过程中使IGZO半导体层形成导体化IGZO,并进行第三次光刻以形成导电过孔;在平坦化层上沉积透明导电薄膜,并进行第四次光刻以形成像素电极,并连通像素电极和导电过孔。本发明提供一种阵列基板的制造方法,仅需四道光罩制程顺序即可实现具有高透过率像素的阵列基板的制作。

    栅极驱动电路和栅极驱动器

    公开(公告)号:CN109256079A

    公开(公告)日:2019-01-22

    申请号:CN201811354842.1

    申请日:2018-11-14

    IPC分类号: G09G3/20 G09G3/36

    CPC分类号: G09G3/20 G09G3/3696

    摘要: 本发明提供一种栅极驱动电路和栅极驱动器,该栅极驱动电路包括:第一信号源、信号控制模块、处理模块和调整模块;处理模块分别与第一信号源、信号控制模块和调整模块连接,调整模块还与第一信号源连接;第一信号源,用于向处理模块、调整模块输出电压信号;信号控制模块,用于向处理模块、调整模块输出控制信号;处理模块和调整模块,用于根据控制信号和电压信号,控制栅极驱动电路的PU信号点的电压维持为预设电压,栅极驱动电路的PU信号点为信号源和处理模块、调整模块的共同连接点。本发明提供的栅极驱动电路能够使得其中的PU信号点的电压维持为预设电压,解决了栅极驱动电路中晶体管打开,泄露PU点电压的问题。

    阵列基板及液晶显示面板
    10.
    发明公开

    公开(公告)号:CN109240011A

    公开(公告)日:2019-01-18

    申请号:CN201811367197.7

    申请日:2018-11-16

    IPC分类号: G02F1/1362 G02F1/1337

    摘要: 本发明提供一种阵列基板及液晶显示面板,所述阵列基板包括:扫描线、数据线、存储电容总线、存储电容支线;多条扫描线和所述数据线纵横交错设置,且相邻两条扫描线和相邻两条数据线之间围成像素区;所述存储电容总线平行于所述扫描线设置、并横跨所述像素区,且所述存储电容总线与围合成所述像素区的其中一条所述扫描线电连接;所述存储电容支线包括与所述数据线平行的第一段,且所述第一段设置在围合成所述像素区的相邻两条所述数据线其中一条的内侧,所述存储电容支线与所述存储电容总线电连接,且该存储电容支线由导电透明材料制成。本发明提供一种阵列基板及液晶显示面板,通过设置透明导电材料制成的存储电容支线,可有效提高像素透过率。