-
公开(公告)号：CN116388706B
公开(公告)日：2023-10-20
申请号：CN202211602574.7
申请日：2022-12-13
申请人： 无锡前诺德半导体有限公司
IPC分类号： H03F1/56
摘要： 本发明提供一种半导体器件，包括：第一裸晶片和第二裸晶片，所述第一裸晶片上形成有运放模块，所述第二裸晶片上形成有电阻网络模块，所述运放模块接收外部输入的第一电压和外部输入的第二电压，通过与可动态调节阻值的所述电阻网络模块的配合完成运算放大，向后级电路输出一调节电压。本申请通过将电阻网络模块和运放模块分别设计在不同裸晶片上，再通过键合使所述电阻网络模块嵌于所述运放模块中，可以在不配置整体运放进行测试的情况下，单独对所述第二裸晶片上的电阻网络模块进行激光修调，通过简单的电阻测量工艺、激光切割工艺将述第二裸晶片上的电阻网络模块的电阻值修调为期望的阻值，优化了运放的修调模式，简化了修调流程，缩短了修调时间。
-
公开(公告)号：CN116094525A
公开(公告)日：2023-05-09
申请号：CN202211636947.2
申请日：2022-12-13
申请人： 无锡前诺德半导体有限公司
摘要： 本发明提供了一种DAC电路，包括：第一级电阻串模块、第二级电阻串模块至第j级电阻串模块、第一开关模块至第j‑1开关模块和第一校准模块至第j‑1校准模块，第一校准模块至第j‑1校准模块均包括：第一电流源和第二电流源，本申请通过调节第一电流源的电流值和第二电流源的电流值，消除了第一级电阻串模块、第二级电阻串模块以及第j级电阻串模块之间的电压偏差，也消除了传统结构中运算放大器引入的电压失调影响，提高了DAC电路输出的调节电压的精度。进一步的，本申请的DAC电路后期不需要对电阻串模块中的电阻进行修调，直接通过电流源来校准输出电压，使得校准过程可以在封装后进行，并且不受生产工艺影响。
-
公开(公告)号：CN115865088B
公开(公告)日：2023-06-30
申请号：CN202211584207.9
申请日：2022-12-09
申请人： 无锡前诺德半导体有限公司
摘要： 本发明提供了一种DAC增益校准电路，包括：基准电压模块、DAC调节模块和运算放大模块，其中，所述DAC调节模块接收所述基准电压模块输出的基准电压，经过DAC调节后向所述运算放大模块输出一调节电压，经过运放处理后向后级输出一高精度的放大电压。本申请通过在DAC调节模块前引入一电流/电压可调的基准电压模块，通过校准修正基准电压模块的电流大小与方向来修正DAC调节模块以及运算放大模块中运放电阻不匹配引入的增益失调，从而使得最终输出的放大电压达到理想的精度，同时也简化了运放增益的精度修调的过程，降低了精度修调的成本。
-
公开(公告)号：CN116388706A
公开(公告)日：2023-07-04
申请号：CN202211602574.7
申请日：2022-12-13
申请人： 无锡前诺德半导体有限公司
IPC分类号： H03F1/56
摘要： 本发明提供一种半导体器件，包括：第一裸晶片和第二裸晶片，所述第一裸晶片上形成有运放模块，所述第二裸晶片上形成有电阻网络模块，所述运放模块接收外部输入的第一电压和外部输入的第二电压，通过与可动态调节阻值的所述电阻网络模块的配合完成运算放大，向后级电路输出一调节电压。本申请通过将电阻网络模块和运放模块分别设计在不同裸晶片上，再通过键合使所述电阻网络模块嵌于所述运放模块中，可以在不配置整体运放进行测试的情况下，单独对所述第二裸晶片上的电阻网络模块进行激光修调，通过简单的电阻测量工艺、激光切割工艺将述第二裸晶片上的电阻网络模块的电阻值修调为期望的阻值，优化了运放的修调模式，简化了修调流程，缩短了修调时间。
-
公开(公告)号：CN116073797A
公开(公告)日：2023-05-05
申请号：CN202310127200.2
申请日：2023-02-17
申请人： 无锡前诺德半导体有限公司
IPC分类号： H03K3/64
摘要： 本发明提供一种高速脉冲序列产生电路，包括：电流供应模块、电平转换缓冲模块、射极跟随模块、互补差分模块和主切换模块，本申请通过将外部输入的差分逻辑控制信号作为切换逻辑，并利用互补差分模块产生的差分逻辑电流在系统中形成两种稳定的可高速切换的电流平衡态，使得主切换模块在电平转换缓冲模块和射极跟随模块的配合下，可以根据切换逻辑对应输出第一模拟输入信号或所述第二模拟输入信号，从而形成高速的脉冲码流(脉冲序列)；进一步的，第一模拟输入信号或所述第二模拟输入信号的共模电位可在两个象限自由选择，所以脉冲序列的摆幅由高低电平的差值决定，使得输出的脉冲序列的摆幅灵活、连续可调。
-
公开(公告)号：CN115865088A
公开(公告)日：2023-03-28
申请号：CN202211584207.9
申请日：2022-12-09
申请人： 无锡前诺德半导体有限公司
摘要： 本发明提供了一种DAC增益校准电路，包括：基准电压模块、DAC调节模块和运算放大模块，其中，所述DAC调节模块接收所述基准电压模块输出的基准电压，经过DAC调节后向所述运算放大模块输出一调节电压，经过运放处理后向后级输出一高精度的放大电压。本申请通过在DAC调节模块前引入一电流/电压可调的基准电压模块，通过校准修正基准电压模块的电流大小与方向来修正DAC调节模块以及运算放大模块中运放电阻不匹配引入的增益失调，从而使得最终输出的放大电压达到理想的精度，同时也简化了运放增益的精度修调的过程，降低了精度修调的成本。
-
公开(公告)号：CN116073797B
公开(公告)日：2023-07-04
申请号：CN202310127200.2
申请日：2023-02-17
申请人： 无锡前诺德半导体有限公司
IPC分类号： H03K3/64
摘要： 本发明提供一种高速脉冲序列产生电路，包括：电流供应模块、电平转换缓冲模块、射极跟随模块、互补差分模块和主切换模块，本申请通过将外部输入的差分逻辑控制信号作为切换逻辑，并利用互补差分模块产生的差分逻辑电流在系统中形成两种稳定的可高速切换的电流平衡态，使得主切换模块在电平转换缓冲模块和射极跟随模块的配合下，可以根据切换逻辑对应输出第一模拟输入信号或所述第二模拟输入信号，从而形成高速的脉冲码流(脉冲序列)；进一步的，第一模拟输入信号或所述第二模拟输入信号的共模电位可在两个象限自由选择，所以脉冲序列的摆幅由高低电平的差值决定，使得输出的脉冲序列的摆幅灵活、连续可调。
-
公开(公告)号：CN219718209U
公开(公告)日：2023-09-19
申请号：CN202320675213.9
申请日：2023-03-30
申请人： 无锡前诺德半导体有限公司
摘要： 本实用新型提供了一种光耦继电器，包括：芯片基底，发光单元、感光单元、驱动单元和开关单元，本申请将所述发光单元、所述感光单元、所述驱动单元和所述开关单元集成于所述芯片基底的同一平面上，使用基于SOI的BCD工艺制作，发光单元直接集成在感光单元侧，所以不需要使用高透光率胶体作为器件支撑，本申请取消了高透光率胶体使用，简化了工艺流程，提高了光通比率。
-
公开(公告)号：CN219718208U
公开(公告)日：2023-09-19
申请号：CN202320668755.3
申请日：2023-03-30
申请人： 无锡前诺德半导体有限公司
摘要： 本实用新型提供了一种光耦继电器，包括：芯片基底、阵列式排布的多个光耦继电模块和MEMS外壳，MEMS外壳设于芯片基底上且将所有的光耦继电模块罩住，光耦继电模块包括：发光单元、感光单元、驱动单元和开关单元。本申请将所有的光耦继电模块均集成于芯片基底的同一平面上，使用基于SOI的BCD工艺制作，各光耦继电模块中，发光单元直接集成在感光单元侧，所以不需要使用高透光率胶体作为器件支撑，本申请取消了高透光率胶体使用，简化了工艺流程，提高了光通比率。进一步的，本申请通过在所有的光耦继电模块上方设置高反射的MEMS外壳以使用反射方式增强感光单元的获得光强，解决了光耦继电模块之间的光线隔离问题。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.05 秒)
