访存指令生成方法、装置及芯片验证方法

    公开(公告)号:CN118860497A

    公开(公告)日:2024-10-29

    申请号:CN202410979513.5

    申请日:2024-07-19

    摘要: 本公开提供了一种访存指令生成方法、装置及芯片验证方法,涉及人工智能及计算机技术领域,尤其涉及芯片技术领域。实现方案为:确定待执行的多个线程束的数量;基于多个线程束的数量对存储地址空间进行划分,以使每个线程束被分配存储地址空间中的一部分,且每个线程束对应的一部分存储地址空间彼此不重叠;基于对每个线程束的分配,确定用于每个线程束的起始地址,其中,起始地址包括第一预设偏移量;基于起始地址,确定每个线程束内的多个线程各自对应的访存地址,其中,访存地址包括第二预设偏移量;以及基于访存地址,生成访存指令。

    指令验证方法、装置、电子设备和存储介质

    公开(公告)号:CN118170597A

    公开(公告)日:2024-06-11

    申请号:CN202410295047.9

    申请日:2024-03-14

    IPC分类号: G06F11/26 G06F11/22

    摘要: 本公开提供了一种指令验证方法、装置、设备、存储介质以及程序产品,涉及计算机技术领域,尤其涉及芯片技术领域。具体实现方案为:基于多个参考指令各自的指令信息,生成覆盖组文件,覆盖组文件包括多个参考指令各自的参考覆盖点;生成针对多个测试指令的验证文件,验证文件包括多个测试指令的测试覆盖点,测试覆盖点是基于参考覆盖点确定的;执行验证文件,得到多个测试指令的追踪信息文件;以及基于追踪信息文件中的测试覆盖点,确定多个测试指令的覆盖率,覆盖率表征多个测试指令中被正确执行的测试指令的数量与多个参考指令的数量的比值。