公开(公告)号：CN107993997B

公开(公告)日：2020-06-16

申请号：CN201610946885.3

申请日：2016-10-26

申请人： 晟碟信息科技(上海)有限公司

发明人： 邱进添 ,  H.塔基亚 ,  G.辛格 ,  于翔 ,  廖致钦

IPC分类号： H01L23/48 ,  H01L23/495 ,  H01L23/52 ,  H01L23/538

摘要： 本技术涉及一种半导体器件。该半导体器件包含：多个裸芯，上下叠置，多个裸芯中的每一个包含第一主表面和在第一主表面上的IO导电图案，IO导电图案延伸到实质垂直于第一主表面的辅表面，以形成辅表面上的至少一个IO电接触，其中多个裸芯对齐，使得全部裸芯的对应的辅表面相对于彼此实质上共平面，以形成共同的平坦侧壁，以及多个IO布线迹线，形成在侧壁之上并且从侧壁至少部分地间隔开。多个IO布线迹线沿侧壁上的第一方向彼此间隔开，并且IO布线迹线中的每一个电连接到相应的IO电接触，并且在侧壁上在第二方向上延伸，第二方向实质垂直于第一方向。

公开(公告)号：CN107994011B

公开(公告)日：2020-06-02

申请号：CN201610949420.3

申请日：2016-10-26

申请人： 晟碟信息科技(上海)有限公司

发明人： 邱进添 ,  邰恩勇 ,  钱开友 ,  廖致钦 ,  H.塔基亚 ,  G.辛格

IPC分类号： H01L25/065

摘要： 本技术涉及一种半导体封装体。所述半导体封装体包含：包含多个上下叠置的第一裸芯的第一部件，第一裸芯中的每一个包含至少一个侧表面，和暴露在所述侧表面上的电接触，并且多个第一裸芯对齐，使得全部第一裸芯的对应的侧表面相对于彼此实质上共平面，以形成共同的侧壁；第一导电图案，形成在侧壁之上，并且从侧壁至少部分地间隔开，第一导电图案将多个第一裸芯的电接触电互连；至少一个第二部件；以及形成在第二部件的表面上的第二导电图案，第二导电图案固定并且电连接到第一导电图案。

公开(公告)号：CN107993997A

公开(公告)日：2018-05-04

申请号：CN201610946885.3

申请日：2016-10-26

申请人： 晟碟信息科技(上海)有限公司

发明人： 邱进添 ,  H.塔基亚 ,  G.辛格 ,  于翔 ,  廖致钦

IPC分类号： H01L23/48 ,  H01L23/495 ,  H01L23/52 ,  H01L23/538

摘要： 本技术涉及一种半导体器件。该半导体器件包含：多个裸芯，上下叠置，多个裸芯中的每一个包含第一主表面和在第一主表面上的IO导电图案，IO导电图案延伸到实质垂直于第一主表面的辅表面，以形成辅表面上的至少一个IO电接触，其中多个裸芯对齐，使得全部裸芯的对应的辅表面相对于彼此实质上共平面，以形成共同的平坦侧壁，以及多个IO布线迹线，形成在侧壁之上并且从侧壁至少部分地间隔开。多个IO布线迹线沿侧壁上的第一方向彼此间隔开，并且IO布线迹线中的每一个电连接到相应的IO电接触，并且在侧壁上在第二方向上延伸，第二方向实质垂直于第一方向。

公开(公告)号：CN107994011A

公开(公告)日：2018-05-04

申请号：CN201610949420.3

申请日：2016-10-26

申请人： 晟碟信息科技(上海)有限公司

发明人： 邱进添 ,  邰恩勇 ,  钱开友 ,  廖致钦 ,  H.塔基亚 ,  G.辛格

IPC分类号： H01L25/065

摘要： 本技术涉及一种半导体封装体。所述半导体封装体包含：包含多个上下叠置的第一裸芯的第一部件，第一裸芯中的每一个包含至少一个侧表面，和暴露在所述侧表面上的电接触，并且多个第一裸芯对齐，使得全部第一裸芯的对应的侧表面相对于彼此实质上共平面，以形成共同的侧壁；第一导电图案，形成在侧壁之上，并且从侧壁至少部分地间隔开，第一导电图案将多个第一裸芯的电接触电互连；至少一个第二部件；以及形成在第二部件的表面上的第二导电图案，第二导电图案固定并且电连接到第一导电图案。