一种基准电流源
    2.
    发明授权

    公开(公告)号:CN113282127B

    公开(公告)日:2024-07-23

    申请号:CN202110425289.1

    申请日:2021-04-20

    IPC分类号: G05F1/567

    摘要: 本发明公开了一种基准电流源,包括偏置电路、基准电流产生电路和输出电路,其中,所述偏置电路与基准电流产生电路和负载分别连接,所述基准电流产生模块的输出与所述输出电路和负载分别连接;所述基准电流产生电路包括两条支路,每条支路均包括相连接的电流镜和亚阈值管,其中一条支路中还包括一个处于线性区的场效应管M14的漏端与亚阈值管的源端连接,该场效应管M14的栅端连接偏置电压,源端接地。本发明将三支路共源共栅电路的高电源抑制比和纳安级别输出电流的优点,与利用场效应管体效应的温度补偿结合,最终实现了6pA/℃的温度变化率和0.36nA/V的电压变化率,且总静态电流功耗仅为185nA。

    基于OTFS的ISAC系统的感知辅助上行链路通信方法

    公开(公告)号:CN117156576A

    公开(公告)日:2023-12-01

    申请号:CN202310728058.7

    申请日:2023-06-19

    发明人: 李航 杨烯 程知群

    摘要: 本发明公开了一种基于OTFS的ISAC系统的感知辅助上行链路通信方法,包括如下步骤:步骤A:路边单元RSU估计出周围目标的感知参数后,参与通信的目标按照时分多址的形式向RSU发射上行链路通信信号;步骤B:将步骤A中RSU端通信接收机接收到的上行链路通信信号向量转换成一个双线性问题的形式;步骤C:针对步骤B中的上行链路通信接收信号的向量形式进行酉变换;步骤D:针对步骤C的结果进行基本参数的初始化设置,并通过双线性酉近似消息传递Bi‑UAMP算法进行迭代计算;步骤E:将步骤D计算得到的向量均值和方差以及其他参数作为返回值,重复步骤D中的过程直至循环结束,实现联合参数匹配、信道估计和信号检测。

    一种高速LVDS接口ADC数据与时钟同步的方法

    公开(公告)号:CN111431533B

    公开(公告)日:2023-06-16

    申请号:CN202010336876.9

    申请日:2020-04-26

    IPC分类号: H03M1/12

    摘要: 本发明公开了一种高速LVDS接口ADC数据与时钟同步的方法,旨在提供一种在FPGA内部实现高速并行LVDS接口的ADC采样数据在源同步时钟边沿获得最佳采样的方法,该方法包括以下步骤:步骤S1:ADC输入高低电平随机跳变信号;步骤S2:FPGA内部核心控制算法单元对输入的并行信号线高几位进行多周期垂直比对,使输入信号获得相应延时调整;步骤S3:ADC输入确定正弦波信号;步骤S4:FPGA内部核心控制算法单元对输入信号进行快速傅里叶变换再求得信噪比,通过信噪比来确定低位最优输入延时;步骤S5:可对临近有效位附近数据线进行上述S4步骤操作,以获得最优输入延时。本发明通过分开调整ADC高低位输入延时,降低了并行信号线延时调整的次数,提高了信号的信噪比。

    一种基于SS-OTFS的通信感知一体化系统的感知参数估计方法

    公开(公告)号:CN116074168A

    公开(公告)日:2023-05-05

    申请号:CN202211615091.0

    申请日:2022-12-15

    发明人: 李航 杨烯 程知群

    摘要: 本发明公开了一种基于SS‑OTFS的通信感知一体化系统的感知参数估计方法,在雷达接收机处使用UAMP‑SBL算法对雷达回波信号进行处理,至少包括如下步骤:步骤A:将雷达接收机接收到的雷达回波信号向量写成一个高维矩阵与一个稀疏向量乘积的形式;步骤B:针对步骤A中的雷达回波信号向量进行酉变换;步骤C:针对步骤B中酉变换后的信号进行基本参数的初始化设置,并通过UAMP‑SBL算法进行迭代计算;步骤D:将步骤C计算得到的稀疏向量的均值和方差以及其他参数作为返回值,重复步骤C中的过程直至循环结束;步骤E:将步骤D最终得到的估计值进一步处理,得到估计的感知参数,其中,感知参数至少包括延迟和多普勒估计。

    一种带内波纹抑制的微型基片集成波导滤波器

    公开(公告)号:CN115693063A

    公开(公告)日:2023-02-03

    申请号:CN202211121665.9

    申请日:2022-09-15

    IPC分类号: H01P1/207

    摘要: 本发明公开了一种带内波纹抑制的微型基片集成波导滤波器,宽阻带带通滤波器采用单腔基片集成波导结构,谐振腔上层金属刻蚀出四个形状相同的新型互补开口谐振环,记为宽阻谐振环,上层金属中间位置沿纵向刻蚀形成容性开槽线,记为宽阻容性开槽线,下层金属刻蚀形成缺陷地;双频带带通滤波器采用单腔基片集成波导结构,谐振腔上层金属刻蚀出四个新型互补开口谐振环,四个开口谐振环按大小不同分成两组记为大谐振环和小谐振环,上层金属中间位置沿纵向刻蚀形成容性开槽线,记为双频容性开槽线,沿横向刻蚀形成栅状开槽线,上层金属锥形接口处刻蚀形成对称的开槽微带线,谐振腔内部设有金属沉孔,连接电路接地面形成慢波基片集成波导结构。

    一种基于FPGA的40Gbps高速通信系统及方法

    公开(公告)号:CN114297118A

    公开(公告)日:2022-04-08

    申请号:CN202111658957.1

    申请日:2021-12-30

    IPC分类号: G06F13/40 G06F13/42

    摘要: 本发明公开了一种基于FPGA的40Gbps高速通信系统及方法,数据转接板包括PCIE接口和DDR4多帧缓存器;所述高速基带板包括AD_RAM逻辑模块、DA_RAM逻辑模块、JESD204B协议模块,数据转接板与高速基带板还均包括光纤收发逻辑模块,数据转接板与高速基带板通过光纤收发逻辑模块进行通信,PCIE接口与上位机通信,DDR4多帧缓存器与PCIE接口相连,通过PCIE接口与上位机的数据交换,AD_RAM逻辑模块和DA_RAM逻辑模块通过JESD204B协议模块与AD子卡和DA子卡进行数据交换。本发明构建了一条从发射端到接收端双向40Gbps完整的高速通信系统。