公开(公告)号：CN102256436A

公开(公告)日：2011-11-23

申请号：CN201110144127.7

申请日：2011-05-19

Applicant: 株式会社村田制作所

Inventor： 秋山贵宏

IPC: H05K1/00 ,  H05K1/02 ,  H05K1/11

CPC classification number: H05K1/0218 ,  H05K1/0219 ,  H05K1/0243 ,  H05K1/0298 ,  H05K3/4611 ,  H05K2201/09327 ,  H05K2201/09336 ,  H05K2201/09618 ,  H05K2201/09972

Abstract: 本发明的目的在于实现一种层叠型高频模块，该层叠型高频模块具有模拟电路部和数字电路部，还能在不使特性恶化的情况下实现小型化。层叠体(100)中层叠有多层电介质层(101-118)。电介质层(101-103)为下层区域，设置有数字电路。电介质层(104-115)为中间层区域，设置有数字电路和模拟电路，以使得对层叠体(10)进行俯视时互不重叠。电介质层(116-118)为上层区域，设置有数字电路。在上层区域的上部的层叠体(100)的顶面安装有数字IC。在下层区域和中层区域之间、在大致整个表面上设置有内层接地电极(401)，在中间层区域和上层区域之间、在大至整个表面上设置有内层接地电极(402)。在中间层区域中，在层叠方向上交替形成数字布线和内层接地电极。

公开(公告)号：CN102256436B

公开(公告)日：2014-03-12

申请号：CN201110144127.7

申请日：2011-05-19

Applicant: 株式会社村田制作所

Inventor： 秋山贵宏

IPC: H05K1/00 ,  H05K1/02 ,  H05K1/11

CPC classification number: H05K1/0218 ,  H05K1/0219 ,  H05K1/0243 ,  H05K1/0298 ,  H05K3/4611 ,  H05K2201/09327 ,  H05K2201/09336 ,  H05K2201/09618 ,  H05K2201/09972

Abstract: 本发明的目的在于实现一种层叠型高频模块，该层叠型高频模块具有模拟电路部和数字电路部，还能在不使特性恶化的情况下实现小型化。层叠体(100)中层叠有多层电介质层(101-118)。电介质层(101-103)为下层区域，设置有数字电路。电介质层(104-115)为中间层区域，设置有数字电路和模拟电路，以使得对层叠体(10)进行俯视时互不重叠。电介质层(116-118)为上层区域，设置有数字电路。在上层区域的上部的层叠体(100)的顶面安装有数字IC。在下层区域和中层区域之间、在大致整个表面上设置有内层接地电极(401)，在中间层区域和上层区域之间、在大至整个表面上设置有内层接地电极(402)。在中间层区域中，在层叠方向上交替形成数字布线和内层接地电极。