检测系统、信息处理装置、评价方法及存储介质

    公开(公告)号:CN109978815A

    公开(公告)日:2019-07-05

    申请号:CN201811057116.3

    申请日:2018-09-11

    发明人: 玉井俊规

    IPC分类号: G06T7/00

    摘要: 本发明提供一种检测系统、信息处理装置、评价方法及存储介质。在进行了追加学习的情况下,用于定量地评价识别精度得以提高的对象物和除此以外的对象物而获得符合用户的目的的识别器。所述检测系统具备:图像处理装置,使用识别器识别对象物是否包含检测对象;以及信息处理装置,对图像处理装置提供识别器,信息处理装置具有:评价部,使用学习用数据使识别器进行追加学习,使用与对象物的多个属性中的各个属性建立关联的评价用数据按照每一属性评价追加学习的前后的识别器的识别精度;以及输出部,按照每一属性输出识别精度。

    识别装置、识别方法以及存储介质

    公开(公告)号:CN109978816A

    公开(公告)日:2019-07-05

    申请号:CN201811176344.2

    申请日:2018-10-10

    发明人: 玉井俊规

    IPC分类号: G06T7/00

    摘要: 本申请提供一种识别装置、识别方法以及存储介质,通过选择与对象物的属性对应的识别器来实现高识别精度的技术。提供一种识别装置,具有:存储部,将多个识别器与对象物的属性建立对应地进行存储,该多个识别器以根据对象物的图像来识别对象物所包括的检测对象的有无的方式学习;拍摄部,对规定的对象物的图像进行拍摄;确定部,确定规定的对象物的属性;选择部,从多个识别器中选择与所确定的属性建立对应关系地存储的第一识别器;输入部,向第一识别器输入规定的对象物的图像;以及输出部,输出从第一识别器输出的、规定的对象物所包括的检测对象的有无。

    图像处理装置以及图像处理方法

    公开(公告)号:CN107302641B

    公开(公告)日:2019-05-14

    申请号:CN201710130477.5

    申请日:2017-03-07

    IPC分类号: H04N1/00 H04N1/23

    摘要: 本发明提供一种图像处理装置以及图像处理方法,局部重组时间能进一步缩短。该图像处理装置具备执行前期处理的前期处理电路、和执行前期处理电路的局部重组的配置控制部(410)。配置控制部(410)将前期处理电路具备的多个运算转换电路的至少1个作为局部重组对象且不将定时确保电路作为局部重组对象。

    信息处理装置
    5.
    发明授权

    公开(公告)号:CN113711191B

    公开(公告)日:2024-07-19

    申请号:CN202080028588.5

    申请日:2020-03-02

    发明人: 玉井俊规

    摘要: 一种信息处理装置,无须使控制装置的运算部执行用于防止存储器冲突的调停处理,便可防止存储器冲突的发生。单元(20)包括DMAC(31),所述DMAC(31)基于从与PLC的时刻计数器同步地运行的时刻计数器输出的信号,在CPU(11)的控制周期(C1)内至少跟CPU(11)与存储器(12)进行通信的期间(Tcpu)重叠的期间(T1)中,不经由串行总线来与存储器(12)进行通信,在期间(T1)之后开始的期间(T2)中,经由串行总线来与存储器(12)进行通信。

    信息处理装置
    6.
    发明公开

    公开(公告)号:CN113711192A

    公开(公告)日:2021-11-26

    申请号:CN202080028959.X

    申请日:2020-03-02

    发明人: 玉井俊规

    IPC分类号: G06F12/00 G06F13/38

    摘要: 无须使控制装置的运算部执行用于防止存储器冲突的调停处理,便可抑制存储器冲突的发生。单元(20)在控制周期(C2)中,在从判定为最小有效负载数据(D6)的发送时间(T2)超过基准值的时刻(t5),直至通信接口(42)发送继在时刻(t5)已发送的最近的最小有效负载数据(D7)之后要发送的最小有效负载数据(D8)的时刻(t6)为止的期间(T3)内,使通信接口(42)等待最小有效负载数据(D8)的发送。

    信息处理装置
    8.
    发明授权

    公开(公告)号:CN113711192B

    公开(公告)日:2024-06-21

    申请号:CN202080028959.X

    申请日:2020-03-02

    发明人: 玉井俊规

    IPC分类号: G06F12/00 G06F13/38

    摘要: 一种信息处理装置,无须使控制装置的运算部执行用于防止存储器冲突的调停处理,便可抑制存储器冲突的发生。单元(20)在控制周期(C2)中,在从判定为最小有效负载数据(D6)的发送时间(T2)超过基准值的时刻(t5),直至通信接口(42)发送继在时刻(t5)已发送的最近的最小有效负载数据(D7)之后要发送的最小有效负载数据(D8)的时刻(t6)为止的期间(T3)内,使通信接口(42)等待最小有效负载数据(D8)的发送。

    信息处理装置
    10.
    发明公开

    公开(公告)号:CN113711191A

    公开(公告)日:2021-11-26

    申请号:CN202080028588.5

    申请日:2020-03-02

    发明人: 玉井俊规

    摘要: 无须使控制装置的运算部执行用于防止存储器冲突的调停处理,便可防止存储器冲突的发生。单元(20)包括DMAC(31),所述DMAC(31)基于从与PLC的时刻计数器同步地运行的时刻计数器输出的信号,在CPU(11)的控制周期(C1)内至少跟CPU(11)与存储器(12)进行通信的期间(Tcpu)重叠的期间(T1)中,不经由串行总线来与存储器(12)进行通信,在期间(T1)之后开始的期间(T2)中,经由串行总线来与存储器(12)进行通信。