-
公开(公告)号：CN118866913A
公开(公告)日：2024-10-29
申请号：CN202310411197.7
申请日：2023-04-14
申请人： 武汉新芯集成电路股份有限公司
发明人： 曹开玮
IPC分类号： H01L27/146
摘要： 本发明涉及一种垂直电荷转移光电传感器。所述垂直电荷转移光电传感器中，每个像素区形成有第一源漏区和第二源漏区，形成于层间介质层中的至少一个接触插塞为被相邻两个像素区共用的共享接触插塞，每个共享接触插塞与分别位于相邻两个像素区中的两个第一源漏区电连接，或者与分别位于相邻两个像素区中的两个第二源漏区电连接。所述垂直电荷转移光电传感器利用共享接触插塞连接分别位于相邻两个像素区中的两个第一源漏区或两个第二源漏区，相对于使每个第一源漏区和第二源漏区均独立与接触插塞电连接的方式，有助于降低垂直电荷转移光电传感器的布线难度和制作难度。
-
公开(公告)号：CN118522324A
公开(公告)日：2024-08-20
申请号：CN202410927201.X
申请日：2024-07-11
申请人： 武汉新芯集成电路股份有限公司
发明人： 曹开玮
摘要： 本发明公开了一种存储器件的控制方法，包括：对存储器件中存储块的多行字线中的至少一行字线执行行选择，以选中的字线作为目标字线；以目标字线所对应的选择字线作为辅助选择字线，对辅助选择字线施加辅助电压；对存储块的多列位线中的至少一列位线执行列选择，以选中的位线作为目标位线；基于选中的目标字线和目标位线确定目标存储单元，并执行存储器件操作；即本申请中对在控制栅的一侧形成选择栅的存储器件，通过目标字线的选择，并对目标字线所对应的辅助选择字线施加辅助电压，进而通过对目标位线的选择确定目标存储单元，以对目标存储单元或存储块执行存储器件操作，能有效提升控制栅和选择栅之间的击穿电压，提升存储器件的性能。
-
公开(公告)号：CN118475124A
公开(公告)日：2024-08-09
申请号：CN202410927199.6
申请日：2024-07-11
申请人： 武汉新芯集成电路股份有限公司
摘要： 本发明公开了一种晶体管器件及晶体管器件的制造方法，包括：衬底、栅极堆叠结构和选择栅，栅极堆叠结构设置在衬底上，其中，栅极堆叠结构至少包括浮栅和控制栅；选择栅设置在栅极堆叠结构的一侧，选择栅的上表面低于控制栅的下表面；即本申请中通过在栅极堆叠结构的一侧形成选择栅，且选择栅的上表面低于栅极堆叠结构的下表面，以降低栅极堆叠结构中控制栅与选择栅之间的耦合，同时提升了控制栅与选择栅之间的击穿电压，使得对应的承压的调节范围增大，提升了晶体管器件的操作速度，进而提升了晶体管器件的性能。
-
公开(公告)号：CN118475123A
公开(公告)日：2024-08-09
申请号：CN202410916240.X
申请日：2024-07-09
申请人： 武汉新芯集成电路股份有限公司
摘要： 本发明公开了一种存储器件的制造方法及存储器件，制造方法包括：提供半导体基体，半导体基体包括衬底、设置在衬底上的半导体层，其中，所述半导体基体划分有阵列区域；在阵列区域的半导体基体中形成多个栅极堆叠结构，并在栅极堆叠结构在第一方向上的两侧的半导体层中设置源极区和漏极区；即本申请通过在阵列区域衬底之上的半导体层中设置源极区和漏极区，抬升了源极区和漏极区的高度，降低了刻蚀形成源极区接触和漏极区接触的难度，使得接触孔工艺和逻辑工艺有效兼容，进而能有效提升存储器件的存储密度，降低成本。
-
公开(公告)号：CN118613055A
公开(公告)日：2024-09-06
申请号：CN202310187788.0
申请日：2023-02-28
申请人： 武汉新芯集成电路股份有限公司
发明人： 曹开玮
摘要： 本申请提供一种存储块，存储单元及存储块的制程方法。存储块包括：存储阵列。存储阵列包括多列半导体堆叠条状结构，多列半导体堆叠条状结构沿行方向间隔分布，每列堆叠条状结构沿列方向延伸，且每列堆叠条状结构在高度方向上包括层叠的至少一漏区半导体条、至少一沟道半导体条和至少一源区半导体条。其中，半导体堆叠条状结构中的漏区半导体条和/或所述源区半导体条包括低阻导电结构体。存储单元对应该存储块的最小工作单元。由于该存储块中的漏区半导体条和/或所述源区半导体条具备低阻导电结构体，因此在漏/源区域具备较低电阻，具备较好的导电性及响应速度。
-
公开(公告)号：CN118522324B
公开(公告)日：2024-11-15
申请号：CN202410927201.X
申请日：2024-07-11
申请人： 武汉新芯集成电路股份有限公司
发明人： 曹开玮
-
-
公开(公告)号：CN118073377B
公开(公告)日：2024-11-12
申请号：CN202211477404.0
申请日：2022-11-23
申请人： 武汉新芯集成电路股份有限公司
IPC分类号： H01L27/146
摘要： 本发明涉及一种垂直电荷转移成像传感器及其制作方法。所述垂直电荷转移成像传感器中，浅沟槽隔离和深沟槽隔离形成于半导体衬底一侧，所述深沟槽隔离包括贯穿半导体衬底的深沟槽以及填充于深沟槽内的沟槽电极和第一隔离介质，所述深沟槽隔离在像素区限定出多个衬底单元，每个衬底单元包括被浅沟槽隔离分隔的感光区和电荷读取区，衬底电极形成于半导体衬底的另一侧，所述衬底电极与各衬底单元接触且与沟槽电极隔离。所述深沟槽隔离在各个像素之间形成物理隔离，能够确保光电转换效率，有效避免像素之间的串扰，有利于像素微缩，并且，所述沟槽电极为垂直电荷转移成像传感器提供了一个可操作的电极端，可实现多样化的操作方式。
-
公开(公告)号：CN115394653B
公开(公告)日：2024-11-19
申请号：CN202211139739.1
申请日：2022-09-19
申请人： 武汉新芯集成电路股份有限公司
IPC分类号： H01L21/336 , H01L29/788 , H10B41/30
-
公开(公告)号：CN118610223A
公开(公告)日：2024-09-06
申请号：CN202411074481.0
申请日：2024-08-07
申请人： 武汉新芯集成电路股份有限公司
IPC分类号： H01L27/146
摘要： 本发明涉及一种垂直电荷转移成像传感器及其制造方法。所述垂直电荷转移成像传感器中，利用深沟槽隔离分隔衬底而形成多个衬底像素单元，通过使深沟槽隔离DTI贯穿衬底以使各个衬底像素单元物理隔离，可以避免各个衬底像素单元对应的像素之间形成光电子串扰，提升器件性能；并且，利用浅沟槽隔离将每个衬底像素单元分隔为感光区、电荷读取区以及衬底引出区，对应于衬底像素单元形成的像素中，衬底像素单元及栅极结构构成MOS电容，衬底像素单元为所述MOS电容的衬底电极，衬底引出区为衬底像素单元的连接端，可从衬底正面一侧使衬底引出区连接相应的外部信号，以通过衬底引出区对所述衬底电极施加电压。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.031 秒)
