公开(公告)号：CN107818071B

公开(公告)日：2021-05-04

申请号：CN201710887368.8

申请日：2017-09-27

申请人： 武汉科技大学

发明人： 胡威 ,  郭宏 ,  蒋旻 ,  吕向宇 ,  蔡熙隆 ,  张进 ,  涂文丽 ,  陈双 ,  李震号 ,  郭易

IPC分类号： G06F15/78 ,  G06F9/50 ,  G06F8/65

摘要： 本发明公开了一种基于FPGA的硬件线程实现方法，包括如下步骤：第一步、切分应用程序：将应用程序切分为主线程和从线程；第二步、硬件化主线程；第三步、硬件化从线程；第四步、建立应用程序流文件：将应用程序的所有硬件代码、数据和配置信息在本地计算机上建立为应用程序流文件；第五步、烧写应用程序流文件到FPGA上；第六步、动态创建和配置子线程。本发明将应用程序进行切分后构建为硬件线程，根据应用程序切分出的软件线程的类型，分别构建出硬件主线程和硬件子线程，再将硬件线程在FPGA上创建并配置出来，完成应用程序的执行。本发明充分利用FPGA的板上资源，将应用程序重构为硬件线程，在FPGA板上配置和运行，从而极大的提高应用程序的执行效率。

公开(公告)号：CN107818071A

公开(公告)日：2018-03-20

申请号：CN201710887368.8

申请日：2017-09-27

申请人： 武汉科技大学

发明人： 胡威 ,  郭宏 ,  蒋旻 ,  吕向宇 ,  蔡熙隆 ,  张进 ,  涂文丽 ,  陈双 ,  李震号 ,  郭易

IPC分类号： G06F15/78 ,  G06F9/50 ,  G06F8/65

CPC分类号： G06F15/7871 ,  G06F8/65 ,  G06F9/5027

摘要： 本发明公开了一种基于FPGA的硬件线程实现方法，包括如下步骤：第一步、切分应用程序：将应用程序切分为主线程和从线程；第二步、硬件化主线程；第三步、硬件化从线程；第四步、建立应用程序流文件：将应用程序的所有硬件代码、数据和配置信息在本地计算机上建立为应用程序流文件；第五步、烧写应用程序流文件到FPGA上；第六步、动态创建和配置子线程。本发明将应用程序进行切分后构建为硬件线程，根据应用程序切分出的软件线程的类型，分别构建出硬件主线程和硬件子线程，再将硬件线程在FPGA上创建并配置出来，完成应用程序的执行。本发明充分利用FPGA的板上资源，将应用程序重构为硬件线程，在FPGA板上配置和运行，从而极大的提高应用程序的执行效率。

公开(公告)号：CN107832085A

公开(公告)日：2018-03-23

申请号：CN201710888566.6

申请日：2017-09-27

申请人： 武汉科技大学

发明人： 胡威 ,  郭宏 ,  蒋旻 ,  吕向宇 ,  蔡熙隆 ,  张进 ,  涂文丽 ,  陈双 ,  李震号 ,  郭易

IPC分类号： G06F9/38

CPC分类号： G06F9/3867

摘要： 本发明公开了一种可重构任务的流水优化方法，包括如下步骤：第一步，切分应用程序；第二步，建立FPGA配置文件：第三步，流水配置和执行应用程序。本发明将应用程序按照数据流的方向进行切分，构建出FPGA配置文件，根据每个程序块的运行执行和配置时间动态流水化进行配置。本方法实现了应用程序在FPGA平台上进行重构和配置时的流水化，从而提供了应用程序执行的效率和重构的灵活性。

公开(公告)号：CN107807901A

公开(公告)日：2018-03-16

申请号：CN201710826828.6

申请日：2017-09-14

申请人： 武汉科技大学

发明人： 胡威 ,  沈欢 ,  蔡熙隆 ,  郭宏 ,  蒋旻 ,  张凯 ,  刘小明 ,  刘俊 ,  王磊 ,  贺娟娟

IPC分类号： G06F15/78

CPC分类号： G06F15/7871

摘要： 本发明公开了一种可扩展的可重构多核处理器连接方法，包括步骤如下：S1、建立可重构片上资源阵列；S2、建立可重构多核的片上网络；S3、在片上网络的连线交叉处配置片上路由器；S4、将可编程逻辑块连接到片上路由器上。本发明的技术方案具有高效性和灵活性，将片上网络与可重构技术结合在一起，通过片上路由器来连接所有的可编程逻辑块，从而使得芯片上不是通过总线，而是通过片上网络来进行连接，减少布线的宽度，提高芯片的利用面积，提供可扩展的片上连接方法。