公开(公告)号：CN114138707B

公开(公告)日：2023-02-21

申请号：CN202111448732.3

申请日：2021-11-30

Applicant: 江南大学

Inventor： 柴志雷 ,  冯一飞 ,  叶均超 ,  赵海旭 ,  姜博文 ,  陈世海

IPC: G06F15/78

Abstract: 本发明公开了一种基于FPGA的数据传输系统，其特征在于：包括主机端和FPGA端；所述FPGA端包括：CMAC模块、TCP/IP模块和用户自定义加速模块；IP模块用于接收网络数据包转发至对应的上层模块并将来自上层模块的数据校验封装后发送给以太网模块；TOE模块包括通用TOE模块和镜像TOE模块，所述通用TOE模块发送和接收TCP数据，并完成TCP拥塞控制；所述镜像TOE模块用于对交换机镜像端口开发完成TCP数据的接收和重排；用户自定义加速模块，用于部署数据加速程序硬件，处理接收到的数据，将处理完的数据发送至TCP/IP模块或主机端。本发明实现主机内存、全局内存和网络通信之间的低延迟数据传输及计算。

公开(公告)号：CN114138707A

公开(公告)日：2022-03-04

申请号：CN202111448732.3

申请日：2021-11-30

Applicant: 江南大学

Inventor： 柴志雷 ,  冯一飞 ,  叶均超 ,  赵海旭 ,  姜博文 ,  陈世海

IPC: G06F15/78

Abstract: 本发明公开了一种基于FPGA的数据传输系统，其特征在于：包括主机端和FPGA端；所述FPGA端包括：CMAC模块、TCP/IP模块和用户自定义加速模块；IP模块用于接收网络数据包转发至对应的上层模块并将来自上层模块的数据校验封装后发送给以太网模块；TOE模块包括通用TOE模块和镜像TOE模块，所述通用TOE模块发送和接收TCP数据，并完成TCP拥塞控制；所述镜像TOE模块用于对交换机镜像端口开发完成TCP数据的接收和重排；用户自定义加速模块，用于部署数据加速程序硬件，处理接收到的数据，将处理完的数据发送至TCP/IP模块或主机端。本发明实现主机内存、全局内存和网络通信之间的低延迟数据传输及计算。