-
公开(公告)号：CN114217561B
公开(公告)日：2024-03-01
申请号：CN202111537157.4
申请日：2021-12-15
IPC分类号： G05B19/042
摘要： 本发明公开了一种用于DP接口的控制电路装置及其自适应均衡方法，其可提高应用灵活性，可降低接收信号的误码率。控制电路装置包括CTLE电路、CDR电路，CTLE电路输出连接CDR电路输入，CTLE电路包括二级级联，CTLE电路控制端连接控制单元FSM_CTLE、两路DAC电路，控制单元FSM_CTLE用于输出电阻值控制字，两路DAC电路用于输出电容值控制字；DFE电路采用半数据率预处理结构，DFE电路输入分别连接CTLE电路输出、时钟控制信号、门限电压控制信号，半数据率预处理结构包括比较器：干扰比较器、数据比较器，自适应均衡方法包括：偏置校准阶段；CTLE电路自适应调节阶段；CDR电路锁定阶段；DFE电路自适应调节阶段。
-
公开(公告)号：CN114996171A
公开(公告)日：2022-09-02
申请号：CN202210688768.7
申请日：2022-06-17
IPC分类号： G06F12/02 , G06F12/0804 , G06F12/0868 , G06F12/123
摘要： 本发明公开了一种基于Cache的LRU算法优化方法，其可提高mcu访问Cache数据的命中率，计算设备包括mcu、主存储器、高速缓冲存储器、flash存储器、计数器阵列、寄存器阵列、比较器阵列，高速缓冲存储器连接于mcu与主存储器之间，flash存储器与主存储器连接，高速缓冲存储器采用多路组相联的结构，将高速缓冲存储器均分为若干数据块，数据块与计数器一一对应连接，数据块内存储有数据，计数器用于对数据块的未使用次数进行计数；比较器阵列中的比较器用于对数据块的未使用次数进行比较；寄存器阵列中的寄存器用于对比较器的比较结果进行暂存；mcu用于向高速缓冲存储器中发送访问数据的指令。
-
公开(公告)号：CN111459736A
公开(公告)日：2020-07-28
申请号：CN202010199846.8
申请日：2020-03-20
摘要： 本发明涉及一种视频处理芯片的板极调试方法，该方法为：设计能够与视频处理芯片通信的调试软件，并利用调试软件对视频处理芯片进行在线调试。调试软件支持基于一种或多种通信方式，并具有显示视频处理芯片的芯片寄存器值和/或解析脚本及显示脚本执行结果的功能。本发明能够在芯片验证过程及量产过程中提供保障，提高工作效率。
-
公开(公告)号：CN115016352A
公开(公告)日：2022-09-06
申请号：CN202210687779.3
申请日：2022-06-17
IPC分类号： G05B19/042
摘要： 本发明涉及MCU技术领域,公开了一种MCU的指令读取结构和读取方法，其中指令读取结构包括高速缓冲存储单元、存储控制单元、非易失存储单元和时钟控制单元，在实际使用时本发明通过在高速缓冲存储单元中没有MCU请求的指令时停止向MCU输入时钟信号，让MCU停止运行，以及在高速缓冲存储单元将从非易失存储单元中获取的请求的指令发送MCU时重新向MCU提供时钟信号，让MCU继续运行，可以不用对MCU的内部架构进行大量调整就能让MCU通过直接读取的方式从高速缓冲存储单元中获取指令。
-
公开(公告)号：CN114217561A
公开(公告)日：2022-03-22
申请号：CN202111537157.4
申请日：2021-12-15
IPC分类号： G05B19/042
摘要： 本发明公开了一种用于DP接口的控制电路装置及其自适应均衡方法，其可提高应用灵活性，可降低接收信号的误码率。控制电路装置包括CTLE电路、CDR电路，CTLE电路输出连接CDR电路输入，CTLE电路包括二级级联，CTLE电路控制端连接控制单元FSM_CTLE、两路DAC电路，控制单元FSM_CTLE用于输出电阻值控制字，两路DAC电路用于输出电容值控制字；DFE电路采用半数据率预处理结构，DFE电路输入分别连接CTLE电路输出、时钟控制信号、门限电压控制信号，半数据率预处理结构包括比较器：干扰比较器、数据比较器，自适应均衡方法包括：偏置校准阶段；CTLE电路自适应调节阶段；CDR电路锁定阶段；DFE电路自适应调节阶段。
-
公开(公告)号：CN112946359A
公开(公告)日：2021-06-11
申请号：CN202110119136.4
申请日：2021-01-28
IPC分类号： G01R21/00
摘要： 本发明公开了基于电流反馈环路的功率检测器电路及功率信号检测方法，包括大功率检测支路、宽频带低噪声放大器和小功率检测支路，功率检测方法如下：对于小功率输入信号，先由宽频带低噪声放大器进行放大，再由小功率检测支路检测，对于大功率输入信号，由大功率检测支路检测，大功率检测支路和小功率检测支路，均采用电流反馈环路结构，包括射频电流平方单元、均方根电流平方单元、跨导放大器和输出缓冲器，电流反馈环路将输入射频电压信号转换成均方根电流信号，输出缓冲器将均方根电流信号转换成均方根电压信号输出，本发明通过电流反馈环路实现了宽动态范围均方根功率检测，通过级联两级电流反馈环路和宽频带低噪声放大器扩大了动态范围。
-
公开(公告)号：CN112787625A
公开(公告)日：2021-05-11
申请号：CN202011622196.X
申请日：2020-12-31
IPC分类号： H03H11/04
摘要： 本发明公开了一种可重构跨导转换偏置电路及应用该电路的调谐方法，其可实现gm单元调谐，可提高积分结构的自动调谐电路的适用范围，偏置电路包括放大器、gm单元、电容、开关、电压源VDD、电阻R0、电流镜电路，gm单元为电阻形式，电流镜电路包括第一电流镜电路、第二电流镜电路，电压源VDD通过第一电流镜电路分别连接放大器的正输入端、第一电流输入端，电压源VDD通过第二电流镜电路分别连接放大器的负输入端、第二电流输入端，第二电流镜像电路通过gm单元与放大器的输出端连接，该方法包括电流I1、I2分别镜像至晶体管M2、晶体管M9，对滤波器或调制器进行可重构控制，通过偏置电压Vb对gm单元的电流进行反馈调谐，直至所述偏置电压稳定。
-
公开(公告)号：CN116193345A
公开(公告)日：2023-05-30
申请号：CN202211683345.2
申请日：2022-12-27
IPC分类号： H04R25/00
摘要： 本发明公开了一种多通道语音处理装置、助听器系统及语音处理方法，其其可满足不同段频率音频处理需求，可提高语音信号处理效果，多通道语音处理装置通过高通滤波器、分析滤波器、FFT单元、噪声消除单元、听力补偿单元、频率均衡单元、IFFT单元分别用于对数字语音信号进行高通滤波、分析、快速傅里叶变换、噪声消除处理、听力补偿、频率均衡处理、反傅里叶变换；助听器系统包括语音信号采集单元、主控状态机FSM、多通道语音处理装置、模拟电路、电源模块、语音信号输出单元，其通过PGA放大电路、SD_ADC模数转换电路依次对原始语音信号进行放大、模数转换，并通过多通道语音处理装置对数字调制信号进行处理，获得重建语言信号。
-
公开(公告)号：CN115277983A
公开(公告)日：2022-11-01
申请号：CN202210711422.4
申请日：2022-06-22
IPC分类号： H04N5/14
摘要： 本发明提供的用于DP接口的视频像素时钟恢复方法与结构，属于DP视频信号技术领域，包括：DP解码获得每行视频数据发送产生的结束标志信号和每行视频数据的像素数；通过高速链路时钟对结束标志信号进行采样；基于相邻两个结束标志信号计算得到对应行的参考时钟计数；取像素数为M值，取参考时钟计数为N值，恢复对应行的视频数据中每一像素的目标像素时钟。本发明通过DP解码获得目标信号，根据目标信号进行运算生成另一组M值和N值进行目标像素时钟的恢复，不需要使用发送端解码的M、N值，克服了现有技术中发送端会打开SSC，造成高速链路时钟波动，导致M、N值无法精确对应高速链路时钟，存在误差且使时钟恢复要工作较长时间才能稳定的问题。
-
公开(公告)号：CN112787626A
公开(公告)日：2021-05-11
申请号：CN202011627494.8
申请日：2020-12-31
IPC分类号： H03H11/04
摘要： 本发明公开了一种滤波器电路、自动调谐电路、滤波器调节电路及调节方法，其结构设计简单合理，可减小芯片占用面积，具有多信道选择功能，可同时满足高宽带增益、低功耗等要求，该滤波器电路结构包括三阶可重构gm‑c复数带通滤波器电路、可重构偏置电路结构、自动调谐电路结构，积分结构自动调谐电路通过可重构偏置电路与三阶可重构gm‑c复数带通滤波器连接，积分结构自动调谐电路用于产生电阻阵列控制字对可重构偏置电路进行控制，可重构偏置电路用于产生供三阶可重构gm‑c复数带通滤波器使用的偏置电压，一种应用可重构偏置电路结构、自动调谐电路对三阶可重构gm‑c复数带通滤波器的中心频率和带宽进行调节的方法。
-
-
-
-
-
-
-
-
-
搜索结果
18 条记录 (耗时 0.054 秒)
