公开(公告)号：CN114610655B

公开(公告)日：2022-08-05

申请号：CN202210500396.0

申请日：2022-05-10

申请人： 沐曦集成电路(上海)有限公司

发明人： 丛高建

IPC分类号： G06F12/06 ,  G06F12/0882 ,  G06F12/1009 ,  G06F9/54

摘要： 本发明涉及一种连续数据访问处理装置和芯片，所述装置包括存储器访问单元、地址转换单元、数据缓冲区、访问总线、存储器和处理器，所述存储器中存储有计算机程序和页表信息，其中，所述存储器访问单元分别与所述地址转换单元和数据缓冲区相连接；所述地址转换单元与所述数据缓冲区相连接，所述数据缓冲区设置在所述地址转换单元之内，或独立于所述地址转换单元单独设置；所述地址转换单元、数据缓冲区、存储器均连接至所述访问总线。本发明能够实现数据连续访问，提高了数据访问效率。

公开(公告)号：CN114610667B

公开(公告)日：2022-08-12

申请号：CN202210500384.8

申请日：2022-05-10

申请人： 沐曦集成电路(上海)有限公司

发明人： 丛高建

IPC分类号： G06F13/40 ,  G06F15/78

摘要： 本发明涉及一种复用数据总线装置和芯片，装置包括地址转换中心模块ATH和至少一个Die，其中，每一Die包括片上互联总线、互联接口和至少一个地址转换单元ATU,每一Die内的每一ATU与Die内的片上互联总线连接，每一Die内的互联总线和互联接口连接，不同Die之间通过互联接口连接；所述片上互联总线预先配置了地址映射信息；所述ATH设置在预设的中心Die上，一端与PCIe接口连接，另一端与所述中心Die的片上互联总线连接，所有Die内的ATU通过对应的片上互联总线和互联接口与ATH进行数据传输。本发明能够复用片上互联总线实现了ATC请求或响应数据在Die内ATU或跨Die的ATU之间传输，无需额外设置其他专用数据总线，减小了芯片的面积、功耗和复杂度。

公开(公告)号：CN117541457B

公开(公告)日：2024-06-21

申请号：CN202311619982.8

申请日：2023-11-29

申请人： 沐曦集成电路(上海)有限公司

发明人： 迟宇 ,  丛高建

IPC分类号： G06T1/60 ,  G06F12/0893 ,  G06F9/50 ,  G06T17/20

摘要： 本发明涉及芯片设计领域，特别是涉及一种曲面细分顶点的缓存方法、电子设备及存储介质，其通过逐层遍历三角形的顶点，按照指定顺序遍历每个三角形的顶点并将不同类型的顶点有序缓存并更新到第一缓存数据块和第二缓存数据块，其中，第二缓存数据块的更新步骤包括第二类顶点已由第二缓存数据块缓存，则不再更新；否则，将第二类顶点放入第二缓存数据块中。第一缓存数据块的更新步骤包括：当第一类顶点已由第一缓存数据块缓存，则不再更新；否则，当第一缓存数据块中缓存了三个顶点时，则删除第一缓存数据块中先缓存的一个临时顶点并将第一类顶点作为新的临时顶点放入第一缓存数据块中。本发明不仅能够节省面积而且能够提高命中率。

公开(公告)号：CN114610667A

公开(公告)日：2022-06-10

申请号：CN202210500384.8

申请日：2022-05-10

申请人： 沐曦集成电路(上海)有限公司

发明人： 丛高建

IPC分类号： G06F13/40 ,  G06F15/78

摘要： 本发明涉及一种复用数据总线装置和芯片，装置包括地址转换中心模块ATH和至少一个Die，其中，每一Die包括片上互联总线、互联接口和至少一个地址转换单元ATU,每一Die内的每一ATU与Die内的片上互联总线连接，每一Die内的互联总线和互联接口连接，不同Die之间通过互联接口连接；所述片上互联总线预先配置了地址映射信息；所述ATH设置在预设的中心Die上，一端与PCIe接口连接，另一端与所述中心Die的片上互联总线连接，所有Die内的ATU通过对应的片上互联总线和互联接口与ATH进行数据传输。本发明能够复用片上互联总线实现了ATC请求或响应数据在Die内ATU或跨Die的ATU之间传输，无需额外设置其他专用数据总线，减小了芯片的面积、功耗和复杂度。

公开(公告)号：CN114610655A

公开(公告)日：2022-06-10

申请号：CN202210500396.0

申请日：2022-05-10

申请人： 沐曦集成电路(上海)有限公司

发明人： 丛高建

IPC分类号： G06F12/06 ,  G06F12/0882 ,  G06F12/1009 ,  G06F9/54

摘要： 本发明涉及一种连续数据访问处理装置和芯片，所述装置包括存储器访问单元、地址转换单元、数据缓冲区、访问总线、存储器和处理器，所述存储器中存储有计算机程序和页表信息，其中，所述存储器访问单元分别与所述地址转换单元和数据缓冲区相连接；所述地址转换单元与所述数据缓冲区相连接，所述数据缓冲区设置在所述地址转换单元之内，或独立于所述地址转换单元单独设置；所述地址转换单元、数据缓冲区、存储器均连接至所述访问总线。本发明能够实现数据连续访问，提高了数据访问效率。

公开(公告)号：CN117541457A

公开(公告)日：2024-02-09

申请号：CN202311619982.8

申请日：2023-11-29

申请人： 沐曦集成电路(上海)有限公司

发明人： 迟宇 ,  丛高建

IPC分类号： G06T1/60 ,  G06F12/0893 ,  G06F9/50 ,  G06T17/20

摘要： 本发明涉及芯片设计领域，特别是涉及一种曲面细分顶点的缓存方法、电子设备及存储介质，其通过逐层遍历三角形的顶点，按照指定顺序遍历每个三角形的顶点并将不同类型的顶点有序缓存并更新到第一缓存数据块和第二缓存数据块，其中，第二缓存数据块的更新步骤包括第二类顶点已由第二缓存数据块缓存，则不再更新；否则，将第二类顶点放入第二缓存数据块中。第一缓存数据块的更新步骤包括：当第一类顶点已由第一缓存数据块缓存，则不再更新；否则，当第一缓存数据块中缓存了三个顶点时，则删除第一缓存数据块中先缓存的一个临时顶点并将第一类顶点作为新的临时顶点放入第一缓存数据块中。本发明不仅能够节省面积而且能够提高命中率。

公开(公告)号：CN116760783B

公开(公告)日：2023-10-27

申请号：CN202311029658.0

申请日：2023-08-16

申请人： 沐曦集成电路(上海)有限公司

发明人： 迟宇 ,  丛高建

IPC分类号： H04L47/62 ,  H04L49/109 ,  H04L47/628 ,  H04L47/6275 ,  G06F15/78

摘要： 本发明涉及芯片设计技术领域，特别是涉及一种均衡读数据的系统，通过在读请求发起端和片上网络之间增加读速率限速单元来限制读请求发起端向片上网络发送读请求的速度，当读请求发起端发起读请求时，读速率限速单元接收当前周期发起的读请求，并计算当前周期接收的读请求所包含的数据总长度，通过比较读请求所包含的数据总长度与长度阈值的大小并向读请求发起端发送状态标志位，进而达到控制读请求发起端发起读请求的速度的目的，该系统能够通过控制读请求发起速度的方式来控制片上网络中读请求的排队情况，解决了由于排队造成片上网络拥堵进而造成无法均衡读取数据的问题。

公开(公告)号：CN116760783A

公开(公告)日：2023-09-15

申请号：CN202311029658.0

申请日：2023-08-16

申请人： 沐曦集成电路(上海)有限公司

发明人： 迟宇 ,  丛高建

IPC分类号： H04L47/62 ,  H04L49/109 ,  H04L47/628 ,  H04L47/6275 ,  G06F15/78

摘要： 本发明涉及芯片设计技术领域，特别是涉及一种均衡读数据的系统，通过在读请求发起端和片上网络之间增加读速率限速单元来限制读请求发起端向片上网络发送读请求的速度，当读请求发起端发起读请求时，读速率限速单元接收当前周期发起的读请求，并计算当前周期接收的读请求所包含的数据总长度，通过比较读请求所包含的数据总长度与长度阈值的大小并向读请求发起端发送状态标志位，进而达到控制读请求发起端发起读请求的速度的目的，该系统能够通过控制读请求发起速度的方式来控制片上网络中读请求的排队情况，解决了由于排队造成片上网络拥堵进而造成无法均衡读取数据的问题。