-
公开(公告)号：CN106802609A
公开(公告)日：2017-06-06
申请号：CN201710193019.6
申请日：2017-03-28
申请人： 河北工业大学
IPC分类号： G05B19/042
CPC分类号： G05B19/0423 , G05B2219/21137
摘要： 本发明涉及基于PC/104总线与CPLD产生SVPWM的装置及方法，其特征在于该装置包括PC/104总线、数据采集模块、CPU模块、A/D转换模块和CPLD；所述数据采集模块的输入端与外部三相线电压连接，数据采集模块的输出端与A/D转换模块的输入端连接，所述A/D转换模块和CPU模块中均含有PC/104总线接口，所述A/D转换模块通过PC/104总线接口连接到PC/104总线上，CPU模块与PC/104总线进行双向通信，所述CPLD与PC/104总线进行并行通信；PC/104总线与CPLD的连接的具体方式是：PC/104总线的Data Bite0～Data Bite9共10位数据线与CPLD的十个用于数据传输的I/O口分别进行连接。
-
公开(公告)号：CN109558363A
公开(公告)日：2019-04-02
申请号：CN201811443883.8
申请日：2018-11-29
申请人： 河北工业大学
IPC分类号： G06F13/42
摘要： 本发明为基于PC/104总线与FPGA产生SVPWM的装置及方法，包括PC/104总线、数据采集模块、CPU模块、A/D转换模块，所述数据采集模块的输入端与外部三相线电压连接，数据采集模块的输出端与A/D转换模块的输入端连接，CPU模块与PC/104总线进行双向通信，该装置还包括电平转换模块和FPGA开发板；所述A/D转换模块为AD7606开发板，所述电平转换模块为电平转换芯片SN74LVC4245A，A/D转换模块8位数据线通过电平转换芯片SN74LVC4245A与PC/104总线的Data Bite0～Data Bite7共8位数据线相连接所述FPGA与PC/104总线进行并行通信。通过PC/104总线与控制核心和FPGA的连接进行数据的传输，增强了系统的时序处理能力以及并行计算能力，解决了PC/104总线与控制核心80X86和FPGA之间数据交换与状态控制问题生成SVPWM，可用于驱动三相全控整流器。
-
公开(公告)号：CN112260281A
公开(公告)日：2021-01-22
申请号：CN202011300754.0
申请日：2020-11-19
申请人： 河北工业大学
摘要： 本发明为一种基于三相有源电力滤波器的电流控制方法，该方法的步骤是：步骤一：根据有源电力滤波器的拓扑结构分析出其数学模型；步骤二：分析重复控制与H∞的控制结构，求出被控对象与重复控制器的标称状态空间矩阵P(s)和M(s)；步骤三：根据步骤二求出的P(s)和M(s)来构建标准H∞问题从而求出系统广义空间矩阵 步骤四：根据步骤三所求出的 和步骤二求出的P(s)和M(s)再结合系统参数求出H∞的控制器C(s)。结合APF的拓扑结构提出了一种重复‑H∞复合控制策略，通过H∞控制提高系统的鲁棒性，避免了单独重复控制下控制器设计复杂和参数难以选定的缺陷，同时利用重复控制对周期信号的高精度跟踪特性来弥补H∞控制的保守性。
-
公开(公告)号：CN109558363B
公开(公告)日：2020-04-28
申请号：CN201811443883.8
申请日：2018-11-29
申请人： 河北工业大学
IPC分类号： G06F13/42
摘要： 本发明为基于PC/104总线与FPGA产生SVPWM的装置及方法，包括PC/104总线、数据采集模块、CPU模块、A/D转换模块，所述数据采集模块的输入端与外部三相线电压连接，数据采集模块的输出端与A/D转换模块的输入端连接，CPU模块与PC/104总线进行双向通信，该装置还包括电平转换模块和FPGA开发板；所述A/D转换模块为AD7606开发板，所述电平转换模块为电平转换芯片SN74LVC4245A，A/D转换模块8位数据线通过电平转换芯片SN74LVC4245A与PC/104总线的Data Bite0～Data Bite7共8位数据线相连接所述FPGA与PC/104总线进行并行通信。通过PC/104总线与控制核心和FPGA的连接进行数据的传输，增强了系统的时序处理能力以及并行计算能力，解决了PC/104总线与控制核心80X86和FPGA之间数据交换与状态控制问题生成SVPWM，可用于驱动三相全控整流器。
-
公开(公告)号：CN118054680A
公开(公告)日：2024-05-17
申请号：CN202410238524.8
申请日：2024-03-04
申请人： 河北工业大学
摘要： 本发明为一种软开关电解水制氢电源，包括输入整流电路、逆变电路、高频变换器、输出整流电路、驱动电路、处理器和辅助电路；所述辅助电路包括谐振电容C5、钳位电容C6、滤波电容C7、二极管D7～D8、IGBT开关管Q5及耦合电感L1～L2；钳位电容C6的正极和IGBT开关管Q5的集电极与输出整流电路连接，IGBT开关管Q5的栅极连接驱动电路，谐振电容C5并联在IGBT开关管Q5的集电极与发射极之间；钳位电容C6的负极连接二极管D7的阴极以及二极管D8的阳极，二极管D7的阳极连接高频变换器副边的中心抽头以及滤波电容C7的负极，二极管D8的阴极连接耦合电感L2的流入端，耦合电感L2的流出端以及耦合电感L1的流入端连接IGBT开关管Q5的发射极，耦合电感L1的流出端连接滤波电容C7的正极。该电源实现逆变电路和辅助电路中IGBT开关管的软开关，降低了开关损耗，提升了效率。
-
-
-
-
搜索结果
5 条记录 (耗时 0.021 秒)
