用于串行器/解串器系统的编解码器与编解码方法

    公开(公告)号:CN113949388A

    公开(公告)日:2022-01-18

    申请号:CN202111565744.4

    申请日:2021-12-21

    IPC分类号: H03M9/00 H04L1/00 H04L7/00

    摘要: 本发明提供一种用于串行器/解串器(SerDes)系统的编码器与编码方法,其用于将(M‑1)位码字编码为M位码字,其中M大于等于4的偶数。码表的查找表系经过设计以确保编码的DC平衡与保持一定水平的有效带宽利用率,且编码输出码流的最大游程控制在M‑2。通过查找表:若(M‑1)位码字映像到平衡码字(D=0的码字),其中D的计算规则为D=d‑M/2,d表示为M位码字中1的数目,则直接输出平衡码字作为输出的M位码字;若(M‑1)位码字映射到D=‑1的码字,则根据运行差异值RD选择D=1或D=‑1的码字作为输出的M位码字;若(M‑1)位码字映射到D=‑2的码字,则根据运行差异值RD选择D=2或D=‑2的码字作为输出的M位码字。对应地,本发明还提供对应编码器与编码方法的解码器与解码方法。

    用于串行器/解串器系统的编解码器与编解码方法

    公开(公告)号:CN113949388B

    公开(公告)日:2022-03-11

    申请号:CN202111565744.4

    申请日:2021-12-21

    IPC分类号: H03M9/00 H04L1/00 H04L7/00

    摘要: 本发明提供一种用于串行器/解串器(SerDes)系统的编码器与编码方法,其用于将(M‑1)位码字编码为M位码字,其中M大于等于4的偶数。码表的查找表系经过设计以确保编码的DC平衡与保持一定水平的有效带宽利用率,且编码输出码流的最大游程控制在M‑2。通过查找表:若(M‑1)位码字映像到平衡码字(D=0的码字),其中D的计算规则为D=d‑M/2,d表示为M位码字中1的数目,则直接输出平衡码字作为输出的M位码字;若(M‑1)位码字映射到D=‑1的码字,则根据运行差异值RD选择D=1或D=‑1的码字作为输出的M位码字;若(M‑1)位码字映射到D=‑2的码字,则根据运行差异值RD选择D=2或D=‑2的码字作为输出的M位码字。对应地,本发明还提供对应编码器与编码方法的解码器与解码方法。