静态随机存储器的读数据控制装置、控制方法及电子设备

    公开(公告)号:CN112259135B

    公开(公告)日:2021-08-13

    申请号:CN202011152163.3

    申请日:2020-10-23

    IPC分类号: G11C7/08 G11C7/06 G11C11/416

    摘要: 本申请提供一种静态随机存储器的读数据控制装置、控制方法及电子设备。该装置包括灵敏放大器、锁存器和数据读出时序控制管;灵敏放大器的输入端与SRAM的存储单元的位线通过位选择传输管连接,灵敏放大器的输出端与锁存器的输入端连接;灵敏放大器用于将从SRAM的存储单元读出的数据信号进行放大,并将放大后的数据信号输入锁存器中;数据读出时序控制管与灵敏放大器的使能端和锁存器连接,用于控制读数据信号输出的时序;锁存器用于将放大后的数据信号进行锁存并根据时序输出读数据信号。本申请通过利用灵敏放大器的使能端控制数据时序控制管的通断,实现对读数据信号输出的时序的控制,进而使得读数据信号输出的时序与时钟信号的时序一致。

    静态随机存储器的读数据控制装置、控制方法及电子设备

    公开(公告)号:CN112259135A

    公开(公告)日:2021-01-22

    申请号:CN202011152163.3

    申请日:2020-10-23

    IPC分类号: G11C7/08 G11C7/06 G11C11/416

    摘要: 本申请提供一种静态随机存储器的读数据控制装置、控制方法及电子设备。该装置包括灵敏放大器、锁存器和数据读出时序控制管;灵敏放大器的输入端与SRAM的存储单元的位线通过位选择传输管连接,灵敏放大器的输出端与锁存器的输入端连接;灵敏放大器用于将从SRAM的存储单元读出的数据信号进行放大,并将放大后的数据信号输入锁存器中;数据读出时序控制管与灵敏放大器的使能端和锁存器连接,用于控制读数据信号输出的时序;锁存器用于将放大后的数据信号进行锁存并根据时序输出读数据信号。本申请通过利用灵敏放大器的使能端控制数据时序控制管的通断,实现对读数据信号输出的时序的控制,进而使得读数据信号输出的时序与时钟信号的时序一致。

    一种静态随机存取存储器读电路、存储器及电子设备

    公开(公告)号:CN112259145B

    公开(公告)日:2023-04-25

    申请号:CN202011185060.7

    申请日:2020-10-29

    IPC分类号: G11C11/419

    摘要: 本申请涉及一种静态随机存取存储器读电路、存储器及电子设备,属于电子技术领域。该读电路包括:灵敏放大电路和负压产生电路;负压产生电路包括第一控制端子、补偿电路和N型开关管;第一控制端子通过补偿电路与灵敏放大电路中的尾管的源极端连接,N型开关管的栅极端与第一控制端子连接,N型开关管的漏极端与尾管的源极端连接,N型开关管的源极端接地;当第一控制端子的电压为高电平时,补偿电路的第一端电压为大于零的电压,尾管的源极端电压为零;当第一控制端子的电压从高电平跳变为低电平时,补偿电路的第一端电压为零。通过将尾管的源极端电压从零下拉到负值,从而增大尾管源极端和漏极端的电压差,以此来提高灵敏放大电路的放大效率。

    一种静态随机存取存储器读电路、存储器及电子设备

    公开(公告)号:CN112259145A

    公开(公告)日:2021-01-22

    申请号:CN202011185060.7

    申请日:2020-10-29

    IPC分类号: G11C11/419

    摘要: 本申请涉及一种静态随机存取存储器读电路、存储器及电子设备,属于电子技术领域。该读电路包括:灵敏放大电路和负压产生电路;负压产生电路包括第一控制端子、补偿电路和N型开关管;第一控制端子通过补偿电路与灵敏放大电路中的尾管的源极端连接,N型开关管的栅极端与第一控制端子连接,N型开关管的漏极端与尾管的源极端连接,N型开关管的源极端接地;当第一控制端子的电压为高电平时,补偿电路的第一端电压为大于零的电压,尾管的源极端电压为零;当第一控制端子的电压从高电平跳变为低电平时,补偿电路的第一端电压为零。通过将尾管的源极端电压从零下拉到负值,从而增大尾管源极端和漏极端的电压差,以此来提高灵敏放大电路的放大效率。

    灵敏放大电路、存储器、测试存储器及芯片

    公开(公告)号:CN114242128A

    公开(公告)日:2022-03-25

    申请号:CN202111489216.5

    申请日:2021-12-07

    发明人: 王子羽 姚其爽

    IPC分类号: G11C7/06 G11C5/14

    摘要: 本发明实施例提供一种灵敏放大电路、存储器、测试存储器及芯片,其中,所述灵敏放大电路包括输入模块,用于输入第一输入信号和第二输入信号;差分输入模块,差分输入模块包括压差生成子模块和改进的压差放大子模块;压差生成子模块,用于基于所述第一输入信号和第二输入信号生成具有初始电压差的第一初始电压和第二初始电压;而改进的压差放大子模块用于放大所述初始电压差,生成具有放大电压差的第一放大电压和第二放大电压;互反馈放大模块,用于基于所述第一放大电压和第二放大电压,输出具有预设电压差的输出信号,从而降低灵敏放大电路的翻转错误率,进而帮助提高芯片的良率。