-
公开(公告)号:CN118299413A
公开(公告)日:2024-07-05
申请号:CN202410316952.8
申请日:2023-11-30
Applicant: 润新微电子(大连)有限公司
IPC: H01L29/778 , H01L29/10 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种半导体器件,包括外延结构,所述外延结构包括高阻层、沟道层和势垒层,所述沟道层和高阻层之间设置有多层的掺杂有Mg的新增p‑GaN层,所述沟道层和高阻层之间设置有多层的新增沟道层,所述新增p‑GaN层和所述新增沟道层交替设置;所述势垒层的厚度大于或等于20nm;所述势垒层中Al组分的含量大于或等于20%。本发明的半导体器件,其外延结构在GaN沟道层下方增加多层掺杂低浓度Mg的P‑GaN层,在保证Vth变化不大或者有所提升的前提下,可以采用更厚的势垒层和更高的Al%组分,更加有效的抑制上层P‑GaN层中Mg的扩散和更好发挥器件性能,同时由于势垒层的厚度加厚,其晶体质量变好,也能进一步提升器件的栅稳定型,器件更加可靠。
-
公开(公告)号:CN117976708A
公开(公告)日:2024-05-03
申请号:CN202410211846.3
申请日:2023-11-30
Applicant: 润新微电子(大连)有限公司
IPC: H01L29/778 , H01L21/335 , H01L29/10 , H01L29/06
Abstract: 本发明公开了一种半导体器件的外延结构,包括高阻层、沟道层和势垒层,所述沟道层和高阻层之间设置有多层的掺杂有Mg的新增p‑GaN层,所述沟道层和高阻层之间设置有多层的新增沟道层;所述新增p‑GaN层和所述新增沟道层交替设置;最靠近所述沟道层的一层所述新增p‑GaN层设置在势垒层下方大于20nm的位置。本发明的半导体器件的外延结构,在GaN沟道层下方增加多层掺杂低浓度Mg的P‑GaN层,在保证Vth变化不大或者有所提升的前提下,可以采用更厚的势垒层和更高的Al%组分,更加有效的抑制上层P‑GaN层中Mg的扩散和更好发挥器件性能,同时由于势垒层的厚度加厚,其晶体质量变好,也能进一步提升器件的栅稳定型,器件更加可靠。
-
公开(公告)号:CN117954488A
公开(公告)日:2024-04-30
申请号:CN202410211848.2
申请日:2023-11-30
Applicant: 润新微电子(大连)有限公司
IPC: H01L29/778 , H01L21/335 , H01L29/10 , H01L29/06
Abstract: 本发明公开了一种半导体器件外延结构的制备方法,包括如下步骤:在衬底上依次生长AlN层、过渡层、高阻层、掺杂有Mg的新增p‑GaN层、新增沟道层、沟道层、势垒层和p‑GaN层;多层所述新增p‑GaN层和多层所述新增沟道层交替设置;生长所述新增p‑GaN层和新增沟道层时采用900~1000℃的低温生长工艺。本发明的半导体器件外延结构的制备方法,制备得到的GaN的粗糙度0.5nm以下。同时在GaN沟道层下方增加多层掺杂低浓度Mg的P‑GaN层,能够在保证Vth变化不大或者有所提升的前提下,可以采用更厚的势垒层和更高的Al%组分,更加有效的抑制上层P‑GaN层中Mg的扩散和更好发挥器件性能,同时由于势垒层的厚度加厚,其晶体质量变好,也能进一步提升器件的栅稳定型,器件更加可靠。
-
公开(公告)号:CN117317002B
公开(公告)日:2024-03-12
申请号:CN202311617366.9
申请日:2023-11-30
Applicant: 润新微电子(大连)有限公司
IPC: H01L29/778 , H01L29/10 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种半导体器件的外延结构及其制备方法和半导体器件,所述外延结构依次包括衬底、AlN层、过渡层、高阻层、沟道层、势垒层和p‑GaN层,所述沟道层和高阻层之间设置有一层或多层的掺杂有Mg的新增p‑GaN层,所述沟道层和高阻层之间设置有一层或多层的新增沟道层,最靠近所述沟道层的一层为所述新增p‑GaN层,最靠近所述高阻层的一层为所述新增沟道层。本发明的半导体器件的外延结构,在GaN沟道层下方增加一层或者多层掺杂低浓度Mg的P‑GaN层,在保证Vth变化不大或者有所提升的前提下,可以采用更厚的势垒层和更高的Al%组分,更加有效的抑制上层P‑GaN层中Mg的扩散和更好发挥器件性能。
-
公开(公告)号:CN117317002A
公开(公告)日:2023-12-29
申请号:CN202311617366.9
申请日:2023-11-30
Applicant: 润新微电子(大连)有限公司
IPC: H01L29/778 , H01L29/10 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种半导体器件的外延结构及其制备方法和半导体器件,所述外延结构依次包括衬底、AlN层、过渡层、高阻层、沟道层、势垒层和p‑GaN层,所述沟道层和高阻层之间设置有一层或多层的掺杂有Mg的新增p‑GaN层,所述沟道层和高阻层之间设置有一层或多层的新增沟道层,最靠近所述沟道层的一层为所述新增p‑GaN层,最靠近所述高阻层的一层为所述新增沟道层。本发明的半导体器件的外延结构,在GaN沟道层下方增加一层或者多层掺杂低浓度Mg的P‑GaN层,在保证Vth变化不大或者有所提升的前提下,可以采用更厚的势垒层和更高的Al%组分,更加有效的抑制上层P‑GaN层中Mg的扩散和更好发挥器件性能。
-
公开(公告)号:CN111312585B
公开(公告)日:2023-12-12
申请号:CN202010147206.2
申请日:2020-03-05
Applicant: 润新微电子(大连)有限公司
IPC: H01L21/205 , H01L21/335
Abstract: 本发明属于半导体技术领域,主要运用在第三代化合物半导体及功率器件,具体是一种低位错密度氮化物的外延层生长方法。所述方法在缓冲层AlN和缓冲层AlxGa1‑xN的生长过程中通入卤化物,HCl、HBr、CCl4或CBr4。本发明的制备方法避免了在气相中形成AlN颗粒,从而来提高了Al原子的薄膜表面迁移率。
-
公开(公告)号:CN118299413B
公开(公告)日:2025-01-10
申请号:CN202410316952.8
申请日:2023-11-30
Applicant: 润新微电子(大连)有限公司
Abstract: 本发明公开了一种半导体器件,包括外延结构,所述外延结构包括高阻层、沟道层和势垒层,所述沟道层和高阻层之间设置有多层的掺杂有Mg的新增p‑GaN层,所述沟道层和高阻层之间设置有多层的新增沟道层,所述新增p‑GaN层和所述新增沟道层交替设置;所述势垒层的厚度大于或等于20nm;所述势垒层中Al组分的含量大于或等于20%。本发明的半导体器件,其外延结构在GaN沟道层下方增加多层掺杂低浓度Mg的P‑GaN层,在保证Vth变化不大或者有所提升的前提下,可以采用更厚的势垒层和更高的Al%组分,更加有效的抑制上层P‑GaN层中Mg的扩散和更好发挥器件性能,同时由于势垒层的厚度加厚,其晶体质量变好,也能进一步提升器件的栅稳定型,器件更加可靠。
-
公开(公告)号:CN117954488B
公开(公告)日:2024-11-01
申请号:CN202410211848.2
申请日:2023-11-30
Applicant: 润新微电子(大连)有限公司
IPC: H01L29/778 , H01L21/335 , H01L29/10 , H01L29/06
Abstract: 本发明公开了一种半导体器件外延结构的制备方法,包括如下步骤:在衬底上依次生长AlN层、过渡层、高阻层、掺杂有Mg的新增p‑GaN层、新增沟道层、沟道层、势垒层和p‑GaN层;多层所述新增p‑GaN层和多层所述新增沟道层交替设置;生长所述新增p‑GaN层和新增沟道层时采用900~1000℃的低温生长工艺。本发明的半导体器件外延结构的制备方法,制备得到的GaN的粗糙度0.5nm以下。同时在GaN沟道层下方增加多层掺杂低浓度Mg的P‑GaN层,能够在保证Vth变化不大或者有所提升的前提下,可以采用更厚的势垒层和更高的Al%组分,更加有效的抑制上层P‑GaN层中Mg的扩散和更好发挥器件性能,同时由于势垒层的厚度加厚,其晶体质量变好,也能进一步提升器件的栅稳定型,器件更加可靠。
-
公开(公告)号:CN217773620U
公开(公告)日:2022-11-11
申请号:CN202221911262.X
申请日:2022-07-21
Applicant: 润新微电子(大连)有限公司
Abstract: 本实用新型涉及一种MOCVD尾气粉尘收集装置,包括粉尘过滤器,粉尘过滤器包括依次设置的冷却室、过滤室和洁净室,冷却室和过滤室相连通,过滤室和洁净室彼此独立,粉尘过滤器还包括设置在过滤室内的第一滤芯,尾气由进气接口进入冷却室冷却后,然后经第一滤芯过滤进入洁净室,再排出洁净室,该MOCVD尾气粉尘收集装置还包括具有氮气出口的氮气吹扫机构、连接在过滤室上的氮气出气管路及可拆卸连接在氮气出气管路上的收集器,当氮气吹扫机构吹出氮气时,过滤室内的至少部分粉尘和/或第一滤芯外表面的至少部分粉尘在氮气气流的作用下,进入收集器内富集。本实用新型能够有效减少维护次数,增加MOCVD设备的运行时间,提升生产效率。
-
-
-
-
-
-
-
-