一种波形发生器、多信号通道延迟校正方法及介质

    公开(公告)号:CN117215368A

    公开(公告)日:2023-12-12

    申请号:CN202311282683.X

    申请日:2023-09-28

    摘要: 一种波形发生器,包括:至少两路波形发生通道;至少两路输出通道;切换单元;模数转换单元;处理单元用于:生成两路相同的数字的校正波形信号;多次调整两路信号的频率,并在每次调整后:将两路模拟的校正波形信号分别进行下变频处理并转换为校正波形采样信号,将两路校正波形采样信号进行互相关运算;将相关运算结果由时域变换至频域得到相位差;基于各个相位差及对应所调整的频率,得到相位差与频率之间的相位函数,并得到目标时延;基于目标时延进行延迟校正,使得两路模拟的校正波形信号的时延同步。由于基于波形发生器就可以实现延迟校正,使得同步校准的成本低。本申请还提供了一种多信号通道延迟校正方法及介质。

    一种延迟校正方法及相关设备

    公开(公告)号:CN117353748A

    公开(公告)日:2024-01-05

    申请号:CN202311277170.X

    申请日:2023-09-28

    IPC分类号: H03M1/66 H03K5/00

    摘要: 一种多台波形发生器的输出通道延迟校正方法,包括:多次调整所述模拟的校正波形信号的频率,以使得:校正终端在所述任意一台波形发生器每次调整后:将任意一台波形发生器对应的校正波形采样信号与另一路校正波形采样信号进行互相关运算,得到相关运算结果;将相关运算结果由时域变换至频域,以得到两路模拟的校正波形信号之间的相位差;得到相位差与频率之间的相位函数并得到目标时延;基于目标时延进行延迟校正,以使得两路模拟的校正波形信号的时延同步。由于基于波形发生器就可以实现延迟校正,使得同步校准的成本低。本申请还提供了一种相关设备。

    一种延迟校正方法及相关设备

    公开(公告)号:CN117353748B

    公开(公告)日:2024-08-06

    申请号:CN202311277170.X

    申请日:2023-09-28

    IPC分类号: H03M1/66 H03K5/00

    摘要: 一种多台波形发生器的输出通道延迟校正方法,包括:多次调整所述模拟的校正波形信号的频率,以使得:校正终端在所述任意一台波形发生器每次调整后:将任意一台波形发生器对应的校正波形采样信号与另一路校正波形采样信号进行互相关运算,得到相关运算结果;将相关运算结果由时域变换至频域,以得到两路模拟的校正波形信号之间的相位差;得到相位差与频率之间的相位函数并得到目标时延;基于目标时延进行延迟校正,以使得两路模拟的校正波形信号的时延同步。由于基于波形发生器就可以实现延迟校正,使得同步校准的成本低。本申请还提供了一种相关设备。

    一种波形发生器、多信号通道延迟校正方法及介质

    公开(公告)号:CN117193471B

    公开(公告)日:2024-07-02

    申请号:CN202311283883.7

    申请日:2023-09-28

    摘要: 一种波形发生器,包括:至少两路波形发生通道;至少两路输出通道;切换单元;模数转换单元;处理单元用于:生成两路相同的数字的校正波形信号;多次调整其中一路所述数字的校正波形信号的时延,并在每次调整后:相加后的两路模拟的校正波形信号转换为校正波形采样信号;获取各个校正波形采样信号的信号幅值,基于各个信号幅值及对应的各个所调整的时延,得到校正波形采样信号的最大信号幅值及其所对应调整的目标时延;基于目标时延,对其中一路数字的校正波形信号进行延迟校正,使得两路模拟的校正波形信号的时延同步。由于基于波形发生器就可以实现延迟校正,使得同步校准的成本低。本申请还提供了一种多信号通道延迟校正方法及介质。

    一种波形发生器、多信号通道延迟校正方法及介质

    公开(公告)号:CN116991198B

    公开(公告)日:2023-12-26

    申请号:CN202311268708.0

    申请日:2023-09-28

    摘要: 一种波形发生器、多信号通道延迟校正方法及介质,其中波形发生器包括:至少两路波形发生通道;至少两路输出通道;切换单元;模数转换单元;处理单元用于:生成两路相同的数字的校正波形信号;多次调整其中一路所述数字的校正波形信号的时延,并在每次调整后:相加后的两路模拟的校正波形信号进行下变频并转换为校正波形采样信号;获取各个校正波形采样信号的信号幅值,基于各个信号幅值及对应的各个所调整的时延,得到校正波形采样信号的最大信号幅值及其所对应调整的目标时延;对其中一路数字的校正波形信号进行延迟校正,使得两路模拟的校正波形信号的时延同步。由于基于波形发生器就可以实现延迟校正,使得同步校准的成本低。

    一种波形发生器、多信号通道延迟校正方法及介质

    公开(公告)号:CN116991198A

    公开(公告)日:2023-11-03

    申请号:CN202311268708.0

    申请日:2023-09-28

    摘要: 一种波形发生器、多信号通道延迟校正方法及介质,其中波形发生器包括:至少两路波形发生通道;至少两路输出通道;切换单元;模数转换单元;处理单元用于:生成两路相同的数字的校正波形信号;多次调整其中一路所述数字的校正波形信号的时延,并在每次调整后:相加后的两路模拟的校正波形信号进行下变频并转换为校正波形采样信号;获取各个校正波形采样信号的信号幅值,基于各个信号幅值及对应的各个所调整的时延,得到校正波形采样信号的最大信号幅值及其所对应调整的目标时延;对其中一路数字的校正波形信号进行延迟校正,使得两路模拟的校正波形信号的时延同步。由于基于波形发生器就可以实现延迟校正,使得同步校准的成本低。

    一种波形发生器、多信号通道延迟校正方法及介质

    公开(公告)号:CN117193471A

    公开(公告)日:2023-12-08

    申请号:CN202311283883.7

    申请日:2023-09-28

    摘要: 一种波形发生器,包括:至少两路波形发生通道;至少两路输出通道;切换单元;模数转换单元;处理单元用于:生成两路相同的数字的校正波形信号;多次调整其中一路所述数字的校正波形信号的时延,并在每次调整后:相加后的两路模拟的校正波形信号转换为校正波形采样信号;获取各个校正波形采样信号的信号幅值,基于各个信号幅值及对应的各个所调整的时延,得到校正波形采样信号的最大信号幅值及其所对应调整的目标时延;基于目标时延,对其中一路数字的校正波形信号进行延迟校正,使得两路模拟的校正波形信号的时延同步。由于基于波形发生器就可以实现延迟校正,使得同步校准的成本低。本申请还提供了一种多信号通道延迟校正方法及介质。

    一种波形发生器、多信号通道延迟校正方法及介质

    公开(公告)号:CN117193470A

    公开(公告)日:2023-12-08

    申请号:CN202311279789.4

    申请日:2023-09-28

    摘要: 一种波形发生器,包括:至少两路波形发生通道;至少两路输出通道;切换单元;模数转换单元;处理单元用于:生成两路相同的数字的校正波形信号;多次调整两路信号的频率,并在每次调整后:将两路校正波形采样信号进行互相关运算;将相关运算结果由时域变换至频域得到相位差;基于各个相位差及对应所调整的频率,得到相位差与频率之间的相位函数,并得到目标时延;基于目标时延进行延迟校正,使得两路模拟的校正波形信号的时延同步。由于基于波形发生器就可以实现延迟校正,使得同步校准的成本低。本申请还提供了一种多信号通道延迟校正方法及介质。

    一种高速时钟占空比调节系统

    公开(公告)号:CN220673748U

    公开(公告)日:2024-03-26

    申请号:CN202322253135.6

    申请日:2023-08-21

    IPC分类号: H03K5/26

    摘要: 一种高速时钟占空比调节系统,涉及时钟信号技术领域。该系统包括:差分时钟输出模块,用于输出差分时钟信号;差分接收模块用于将差分时钟信号转换为单端时钟信号;比较器模块,用于将单端时钟信号与判决电平进行比较,以输出时钟信号;占空比检测模块,连接于比较器模块,用于对时钟信号进行占空比检测;数模转换模块,连接于占空比检测模块,用以在占空比检测模块检测到时钟信号的占空比偏离设定值时,数模转换模块输出调节电压至差分时钟输出模块,以改变差分时钟信号的差分共模电平,以对时钟信号的占空比进行调节。本申请在调节时钟信号的占空比时,并不会改变时钟信号的形状,对时钟信号的调节更为灵活、方便,且调节精度高、调节范围宽。

    一种Marker信号的输出电路及波形发生器

    公开(公告)号:CN220254484U

    公开(公告)日:2023-12-26

    申请号:CN202321934138.X

    申请日:2023-07-20

    IPC分类号: H03K3/80

    摘要: 一种Marker信号的输出电路及波形发生器,涉及波形发生器技术领域。该电路包括信号输出模块,用于输出初始Marker信号,并根据所述初始Marker信号确定所述初始Marker信号对应的共模电平Vcom1;阻抗匹配模块,连接于所述信号输出模块;所述阻抗匹配模块获取所述初始Marker信号和共模电平Vcom1,以对所述初始Marker信号进行阻抗匹配,以生成Marker信号和所述Marker信号对应的共模电平Vcom2;放大模块,连接于所述阻抗匹配模块,用于获取所述Marker信号和共模电平Vcom2,根据预设的调节阈值对所述Marker信号进行调节。如此,利用信号输出模块和放大模块提供一种更为简单易行、使用成本低的硬件电路,实现Marker信号的调节。