-
公开(公告)号：CN111930682B
公开(公告)日：2024-08-13
申请号：CN202010687821.2
申请日：2020-07-16
申请人： 深圳比特微电子科技有限公司
摘要： 本公开涉及一种时钟树、哈希引擎、计算芯片、算力板和计算设备。所述哈希引擎包括：输入模块，被配置为接收数据块；运算模块，被配置为对接收的数据块进行哈希运算，所述运算模块包括以流水线结构布置的多个运算级以使得基于所述数据块的数字信号沿着所述多个运算级依次传递，所述多个运算级中的每个运算级包括多个寄存器和组合逻辑模块；和时钟模块，被配置为向所述多个运算级的每一个运算级提供时钟信号，所述时钟模块包括多级时钟驱动电路以使得来自于时钟源的时钟信号沿着所述多级时钟驱动电路依次传递，其中对于所述多个运算级中的每个运算级的所述多个寄存器，所述数字信号的传递方向与所述时钟信号的传递方向相同。
-
公开(公告)号：CN116959519B
公开(公告)日：2023-12-15
申请号：CN202311212878.7
申请日：2023-09-20
申请人： 深圳比特微电子科技有限公司
摘要： 本公开涉及存储设备、包含该存储设备的片上系统和计算装置。一种存储设备包括存储模块和时钟门控模块。存储模块包括各自被分配有地址的多个锁存器单元，每个锁存器单元的输入端用于接收写入数据。时钟门控模块包括第一级时钟门控单元和耦接在多个锁存器单元与第一级时钟门控单元之间的第二级时钟门控单元。第一级时钟门控单元接收输入时钟信号和基于写地址的第一地址译码的使能信号并向第二级时钟门控单元中的相应时钟门控单元输出使能时钟信号。第二级时钟门控单元接收第一级时钟门控单元中的相应时钟门控单元输出的使能时钟信号和基于写地址的第二地址译码的使能信号并向相应锁存器单元输出使能时钟信号。
-
公开(公告)号：CN114764118A
公开(公告)日：2022-07-19
申请号：CN202110048109.2
申请日：2021-01-14
申请人： 深圳比特微电子科技有限公司
IPC分类号： G01R31/317 , G01R31/3183 , G01R31/3185
摘要： 本公开涉及测试电路、测试方法和包括测试电路的计算系统。一种测试电路包括：测试序列提供模块，用于提供测试序列到待测试的时序器件；时钟驱动模块，用于提供时钟信号到所述待测试的时序器件，其包括第一时钟驱动电路，所述第一时钟驱动电路包括：多个第一时钟路径，分别提供对应的时钟信号；以及逻辑单元，基于所述多个第一时钟路径提供的时钟信号中的至少一部分，产生脉宽调节的第一时钟信号以用于所述待测试的时序器件；以及验证模块，用于对所述待测试的时序器件的输出进行验证。
-
-
公开(公告)号：CN111459458A
公开(公告)日：2020-07-28
申请号：CN202010494552.8
申请日：2020-06-03
申请人： 深圳比特微电子科技有限公司
IPC分类号： G06F7/57
摘要： 本公开涉及运算电路、芯片和计算装置。公开了一种运算电路，包括：第一多个寄存器，被配置为形成多个级，使得数字信号沿着第一多个寄存器中的各级寄存器依次传递；多个组合逻辑模块，其中每一级寄存器通过对应的组合逻辑模块耦接到下一级寄存器；第二多个寄存器，包括与每个组合逻辑模块对应的多个子部分，其中，每个组合逻辑模块包括第一子模块、第二子模块和第三子模块，第二子模块包括加法器，第一子模块和第三子模块不包括加法器，并且第一子模块耦接到一级寄存器的输出端和第二多个寄存器的对应子部分的输入端，第二子模块耦接到对应子部分的输出端和下一级寄存器的输入端，并且第三子模块耦接到一级寄存器的输出端和下一级寄存器的输入端。
-
公开(公告)号：CN111339024A
公开(公告)日：2020-06-26
申请号：CN202010305841.9
申请日：2020-04-17
申请人： 深圳比特微电子科技有限公司
IPC分类号： G06F15/173
摘要： 提供了一种计算装置和计算系统。所述计算装置包括：多个计算模块；以及在所述多个计算模块彼此之间的串行通信路径。每个计算模块包括：内部电路，用于对从对应的串行通信路径接收的信号进行操作；以及扩展电路，接收来自所述内部电路的信号作为输入信号。所述扩展电路包括：延迟模块，用于对所述输入信号进行延迟，所述延迟包括彼此串联的一个或多个延迟单元；一个或多个扩展选择模块，用于选择性地通过经对应的一个或多个延迟单元延迟的信号对所述输入信号进行电平扩展，产生一个或多个对应的电平扩展的信号；以及输出模块，用于输出所述一个或多个电平扩展的信号中的一个或多个。
-
公开(公告)号：CN111651403B
公开(公告)日：2024-10-01
申请号：CN202010688603.0
申请日：2020-07-16
申请人： 深圳比特微电子科技有限公司
摘要： 本公开涉及一种时钟树、哈希引擎、计算芯片、算力板和计算设备。该哈希引擎包括：运算模块，包括以流水线结构布置的多个运算级以使得数字信号沿着多个运算级依次传递，每个运算级包括第一、第二、第三和第四组寄存器，第四组寄存器中的每个寄存器的输入端耦接到前一运算级的相应寄存器的输出端，且输出端耦接到下一运算级中的相应寄存器的输入端；和时钟模块，包括多级时钟驱动电路，用于传递来自于时钟源的时钟信号，时钟信号和数据信号的传递方向相同；和向每个寄存器提供时钟信号的多个时钟缓冲电路，用于向第四组寄存器提供时钟信号的时钟缓冲电路的输入端耦接到用于向前一运算级中的相应寄存器提供时钟信号的时钟缓冲电路的输出端。
-
公开(公告)号：CN116959519A
公开(公告)日：2023-10-27
申请号：CN202311212878.7
申请日：2023-09-20
申请人： 深圳比特微电子科技有限公司
摘要： 本公开涉及存储设备、包含该存储设备的片上系统和计算装置。一种存储设备包括存储模块和时钟门控模块。存储模块包括各自被分配有地址的多个锁存器单元，每个锁存器单元的输入端用于接收写入数据。时钟门控模块包括第一级时钟门控单元和耦接在多个锁存器单元与第一级时钟门控单元之间的第二级时钟门控单元。第一级时钟门控单元接收输入时钟信号和基于写地址的第一地址译码的使能信号并向第二级时钟门控单元中的相应时钟门控单元输出使能时钟信号。第二级时钟门控单元接收第一级时钟门控单元中的相应时钟门控单元输出的使能时钟信号和基于写地址的第二地址译码的使能信号并向相应锁存器单元输出使能时钟信号。
-
公开(公告)号：CN114765455A
公开(公告)日：2022-07-19
申请号：CN202110049238.3
申请日：2021-01-14
申请人： 深圳比特微电子科技有限公司
IPC分类号： H03K3/037 , H03K19/003
摘要： 本公开涉及处理器和计算系统。提供了一种处理器，包括：流水线级，所述流水线级包括时序器件；以及第一时钟驱动电路，用于提供时钟信号到所述流水线级，所述时钟驱动电路包括：多个第一时钟路径，分别提供对应的时钟信号；以及第一选择器，用于从所述多个第一时钟路径所提供的时钟信号中选择时钟信号，以用于所述流水线级。
-
公开(公告)号：CN111651402A
公开(公告)日：2020-09-11
申请号：CN202010687806.8
申请日：2020-07-16
申请人： 深圳比特微电子科技有限公司
摘要： 本公开涉及一种时钟树、哈希引擎、计算芯片、算力板和数字货币挖矿机。所述哈希引擎包括：运算模块，被配置为对接收的数据块进行哈希运算，其包括以流水线结构布置的多个运算级以使得基于数据块的数字信号沿着多个运算级依次传递，每个运算级包括多个寄存器和组合逻辑模块，第一组寄存器的输出端至少耦接到当前运算级的组合逻辑模块的输入端，第二组寄存器的输入端耦接到前一运算级的组合逻辑模块的输出端；和时钟模块，被配置为向每一个运算级提供时钟信号，时钟模块包括多级时钟驱动电路以使得来自于时钟源的时钟信号沿着多级时钟驱动电路依次传递，其中对于第一组寄存器和第二组寄存器，数字信号的传递方向与所述时钟信号的传递方向相同。
-
-
-
-
-
-
-
-
-
搜索结果
42 条记录 (耗时 0.063 秒)
