-
公开(公告)号：CN112486901B
公开(公告)日：2024-09-24
申请号：CN202011382184.4
申请日：2020-11-30
申请人： 清华大学
IPC分类号： G06F15/78
摘要： 本发明提供一种基于乒乓缓冲的存内计算系统及方法，该系统包括数据获取模块、存内计算模块和计算结果存储模块，其中：数据获取模块，用于获取多组第一输入数据，并将多组第一输入数据发送到存内计算模块；存内计算模块中设置有乒乓缓冲单元，用于对多组第一输入数据同时进行写入存储和存内计算，其中，乒乓缓冲单元是由两个乒乓缓冲区域组成的，乒乓缓冲区域具有写入存储功能和存内计算功能，且写入存储功能和存内计算功能，在两个乒乓缓冲区域之间，通过乒乓轮换方式进行切换；计算结果存储模块，用于存储存内计算得到的计算结果。本发明能够同时支持存内计算操作和更新权重操作，从而降低更新权重时对于存内计算性能的影响。
-
公开(公告)号：CN116306708A
公开(公告)日：2023-06-23
申请号：CN202310118361.5
申请日：2023-02-10
申请人： 清华大学
摘要： 本发明提供一种存内计算装置及相关组件，该装置包括输入求和模块和与输入求和模块连接的N个输出模块，N为正整数；输入求和模块用于对输入数据进行求和，得到输入求和结果；输出模块，用于基于输入数据、输入求和结果和自身预存储的权重信息确定输出求和结果，权重信息为权重数据和权重数据的求和结果。通过本发明提供的存内计算装置，在进行神经网络计算特别是大规模计算时，基于输入数据、输入求和结果和自身预存储的权重信息只需要进行加法操作就能确定输出求和结果，可以显著降低网络计算的复杂度，具有数字逻辑面积和功耗开销小、高准确度、高精度和高可靠性的特点。
-
公开(公告)号：CN118116440A
公开(公告)日：2024-05-31
申请号：CN202410151784.1
申请日：2024-02-02
申请人： 清华大学
摘要： 本发明提供一种基于动态随机存储器查找表的存内计算电路及芯片，该电路包括多个输入译码模块、多个查找表模块、多个局部访存模块和后级累加模块。输入译码模块根据输入向量确定运算权重数据；运算权重数据为与输入向量进行乘累加运算的权重数据；查找表模块存储块权重数据；块权重数据为多个权重数据及多个权重数据的相加数据；局部访存模块从查找表模块中读取运算权重数据；后级累加模块将输入向量与运算权重数据进行乘累加运算，能够有效降低数据逻辑开销。
-
公开(公告)号：CN112486901A
公开(公告)日：2021-03-12
申请号：CN202011382184.4
申请日：2020-11-30
申请人： 清华大学
IPC分类号： G06F15/78
摘要： 本发明提供一种基于乒乓缓冲的存内计算系统及方法，该系统包括数据获取模块、存内计算模块和计算结果存储模块，其中：数据获取模块，用于获取多组第一输入数据，并将多组第一输入数据发送到存内计算模块；存内计算模块中设置有乒乓缓冲单元，用于对多组第一输入数据同时进行写入存储和存内计算，其中，乒乓缓冲单元是由两个乒乓缓冲区域组成的，乒乓缓冲区域具有写入存储功能和存内计算功能，且写入存储功能和存内计算功能，在两个乒乓缓冲区域之间，通过乒乓轮换方式进行切换；计算结果存储模块，用于存储存内计算得到的计算结果。本发明能够同时支持存内计算操作和更新权重操作，从而降低更新权重时对于存内计算性能的影响。
-
-
-
搜索结果
4 条记录 (耗时 0.014 秒)
