-
公开(公告)号：CN113570036A
公开(公告)日：2021-10-29
申请号：CN202110773900.X
申请日：2021-07-08
申请人： 清华大学
摘要： 本发明提供一种支持动态神经网络稀疏模型的硬件加速器架构，包括：程序系统端存储器存储的激活数据依次经过CPU和数据搬移模块，输入至第一核心模块；第一核心模块用于基于其预先存储的第一权重参数和激活数据，计算显著图并输出至所述第二核心模块；程序系统端存储器存储的激活数据和第二权重参数依次经过CPU和数据搬移模块，输入至第二核心模块；第二核心模块用于基于第二权重参数、激活数据和显著图计算模型结果，第一权重参数为显著图计算网络中的权重参数，第二权重参数为结合显著度的稀疏卷积网络的权重参数，第二权重参数基于预设时序多次分批输入第二核心模块。本发明提供的架构，实现了降低算法应用过程中计算耗时提高了效率。
-
公开(公告)号：CN109558638A
公开(公告)日：2019-04-02
申请号：CN201811281507.3
申请日：2018-10-23
申请人： 清华大学
摘要： 本发明实施例提供一种FFT处理器，包括：串并行转换模块，用于将待处理数据作为2*2k个m比特的数据，以m个周期依次输入各比特位置的数据，获得完整的待处理数据；旋转因子存储模块，用于存储计算精度为m比特的旋转因子，以m个周期依次向所述FFT流水线输出各比特位置的旋转因子；FFT流水线，用于以m个周期输入的旋转因子对所述完整的待处理数据进行FFT运算，获得2*2k个m比特的变换域结果，并以m个周期输出各比特位置的变换域结果，所述变换域结果的点数为2k。本发明实施例能够在较小的芯片面积上实现高速低功耗的快速傅里叶变换计算。
-
公开(公告)号：CN109669666B
公开(公告)日：2022-12-16
申请号：CN201811311471.9
申请日：2018-11-06
申请人： 清华大学
摘要： 本发明实施例提供一种乘累加处理器，包括：乘累加阵列包括阵列式排列的多个乘累加单元；存储器为转置静态随机访问存储器，用于存储第一变换域序列；串并行转换模块，用于从存储器中获取第一变换域序列中第m个位置的数据，将获取的第一变换域序列中第m个位置的数据分别输入对应的乘累加阵列中的各行；乘累加单元，用于根据输入乘累加单元所在行的第一变换域序列中第m个位置的数据和输入乘累加单元所在列的第二变换域序列中的数据进行乘累加。本发明实施例提供的乘累加处理器，实现了数据的复用，减少了对存储器中数据的读取次数，能提高数据处理效率、降低乘累加处理器的功耗。
-
公开(公告)号：CN109358227A
公开(公告)日：2019-02-19
申请号：CN201811490260.6
申请日：2018-12-06
申请人： 石家庄杰泰特动力能源有限公司 , 清华大学
摘要： 一种用于电网监测的谐振互感取能装置，包括电流互感器、互感取能模块、电流检测模块、能量管理模块、能量储存模块，所述互感取能模块包括谐振电容、整流电路、采样电阻、取能电容，所述电流检测模块包括电流传感放大器、有效值提取器、控制器，所述控制器为单片机控制器。本发明利用谐振电容与电流互感器组成LC谐振电路，具有自适应谐振功能，可以适用于各种不同规格的电流互感器。本发明在电流互感器一次侧绕组电流频率变化的情况下，可以自动调整谐振电容大小，大大提高了能量收集效率，且不再需要最大功率跟踪电路，环境适应性强。本发明不仅可以收集能量，同时还可以检测电网电流大小，适用于各种电网监测设备，解决了电网监测设备的能源问题，免去了更换电池的麻烦，减小了电池成本和运维成本。
-
公开(公告)号：CN109270337A
公开(公告)日：2019-01-25
申请号：CN201811490262.5
申请日：2018-12-06
申请人： 石家庄杰泰特动力能源有限公司 , 清华大学
摘要： 一种基于双绕组电流互感器的无源无线电流传感器，包括双绕组电流互感器、互感取能模块、能量存储模块、电流传感模块、信号处理模块、无线发射模块，双绕组电流互感器包括一个与被测线路连接的一次侧绕组和两个二次侧绕组，两个二次侧绕组分别与互感取能模块和电流传感模块连接。本发明可应用于智能电网电能监控系统，无需外部供电系统提供能源，仅使用一个互感器进行能量收集和电流传感，减小了系统的体积，方便安装。本发明可以根据传感模块测得的电流大小进行最大功率跟踪，大大提高了取能模块的功率输出，减小了系统启动电流，从而提高了传感器的可靠性、扩展了使用范围。
-
公开(公告)号：CN118034586A
公开(公告)日：2024-05-14
申请号：CN202410071026.9
申请日：2024-01-17
申请人： 清华大学
摘要： 本发明公开了一种基于内容寻址存储器的不规则数据存储访问方法、装置，该方法包括：将数据点的编码值存放到内容寻址存储器CAM中，将数据点坐标和数据点特征分别存放到两个静态随机存取存储器SRAM中；对于每一个待计算的数据点，根据数据点的坐标查询CAM并返回比特图；根据比特图确定检索数据点坐标和数据点特征的索引；根据检索出的坐标或特征通过相应的计算阵列执行相关运算，将运算结果存储到SRAM中；继续查询下一个待计算的数据点，直至所有待计算的点都计算完成。本发明解决了现有技术中不规则存储访问存在空间严重浪费、功耗高、耗时多等问题。
-
公开(公告)号：CN111079919B
公开(公告)日：2022-05-20
申请号：CN201911151228.X
申请日：2019-11-21
申请人： 清华大学
摘要： 本发明实施例提供一种支持权重稀疏的存内计算架构及其数据输出方法，其中该架构包括：存储单元阵列，包含多个子存储单元块，每列所述子存储单元块的输出端口对应设置有模数转换单元；运算模块，用于按照各所述子存储单元块，对所述存储单元阵列中存储的神经网络模型权重进行稀疏训练，使得每个所述子存储单元块中存储的权重被训练为全零值或非全零值；检测模块，用于当检测到所述模数转换单元对应的所述子存储单元块处于工作状态且存储的权重为全零值时，关断所述模数转换单元，并将所述模数转换单元的输出置为零。本发明实施例能够有效降低存内计算在神经网络模型权重稀疏应用中的功耗，提高应用的可行性。
-
公开(公告)号：CN109669666A
公开(公告)日：2019-04-23
申请号：CN201811311471.9
申请日：2018-11-06
申请人： 清华大学
摘要： 本发明实施例提供一种乘累加处理器，包括：乘累加阵列包括阵列式排列的多个乘累加单元；存储器为转置静态随机访问存储器，用于存储第一变换域序列；串并行转换模块，用于从存储器中获取第一变换域序列中第m个位置的数据，将获取的第一变换域序列中第m个位置的数据分别输入对应的乘累加阵列中的各行；乘累加单元，用于根据输入乘累加单元所在行的第一变换域序列中第m个位置的数据和输入乘累加单元所在列的第二变换域序列中的数据进行乘累加。本发明实施例提供的乘累加处理器，实现了数据的复用，减少了对存储器中数据的读取次数，能提高数据处理效率、降低乘累加处理器的功耗。
-
公开(公告)号：CN118246489A
公开(公告)日：2024-06-25
申请号：CN202410367139.3
申请日：2024-03-28
申请人： 清华大学
IPC分类号： G06N3/0455 , G06N3/063 , G06F17/16 , G06F7/52
摘要： 本发明提供一种Transformer模型数据处理方法和加速处理器，方法应用于加速处理器，所述加速处理器包括多个计算核心，每个计算核心内均设置有：自编程查加器和乘累加计算单元；所述加速处理器处理的数据预先被分解为基向量矩阵和线性系数矩阵，并存储于存储器中；所述方法包括：所述自编程查加器对存储器中存储的基向量矩阵和被乘矩阵进行计算得到累和结果，并将所述累和结果输入至乘累加计算单元进行计算；所述乘累加计算单元对存储器中存储的线性系数矩阵和所述累和结果进行计算，得到基向量矩阵和线性系数矩阵与被乘矩阵的矩阵乘。通过本发明提供的方法，实现transformer模型的高效计算。
-
公开(公告)号：CN116306774A
公开(公告)日：2023-06-23
申请号：CN202310111429.7
申请日：2023-02-03
申请人： 清华大学
摘要： 本发明提供一种高能效点云神经网络推理方法和装置，依赖基于语义重要性预测的量化位宽分配算法实现点云神经网络的量化，由于引入了语义重要性预测，从而对语义关键点保留较高的量化位宽而对语义不关键点尽可能降低量化位宽，可保证量化后网络的最终精度不降低或者降低幅度非常微小的前提下大大降低网络的平均量化位宽。此外还利用点云数据集对量化的点云神经网络的精度和计算能效进行评估，在量化的点云神经网络的精度和计算能效其一达不到预期目标的情况下，重新量化点云神经网络，反复迭代以使精度和计算能效均达到预期目标。这样量化出的点云神经网络具有高推理能效。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.02 秒)
