-
公开(公告)号：CN105139071A
公开(公告)日：2015-12-09
申请号：CN201510447062.1
申请日：2015-07-27
Applicant: 清华大学
Abstract: 一种以现场可编程门阵列的逻辑片为基本单元模拟生物神经元网络的方法，将现场可编程器件中的逻辑片(slice)与神经元细胞结构的相应部分形成映射，即确定各个控制信号添加方式；采用图形处理器(GPU)仿真FPGA行为进行在线学习，或者直接利用FPGA硬件网络进行在线学习；将学习的所得到的控制信息写成比特文件，通过比特文件直接配置FPGA，提高对FPGA的使用效率，本发明利用单个逻辑片来实现了对一个神经元细胞的映射，将单片可编程器件上可模拟神经元细胞的数量提高了数十倍；其次通过比特文件来配置可编程器件，从底层硬件开始设计，从而增加了可编程器件的可控性。
-
公开(公告)号：CN105701540B
公开(公告)日：2017-12-19
申请号：CN201610015589.1
申请日：2016-01-11
Applicant: 清华大学
Abstract: 一种自生成神经网络构建方法，包括如下步骤：步骤1，加入刺激信号；步骤2，评估神经元输出强度，确定该神经元的连接方向，不断形成网络连接，最终生成初始网络；步骤3，计算连向目标神经元的位置与概率；步骤4，判断当前网络生成过程是否停止，如果是，则转入步骤5，否则转入步骤2继续；步骤5，通过寻优算法，优化网络连接；步骤6，判断是否还需要加入刺激，如果否，则结束，否则转入步骤1；本发明提出的网络为自生成的网络，可有效减小人为主观因素影响，此外本网络的生成过程与生物神经理论为基础，为进一步探索神经脑，从而实现真正的智能带来可能。
-
公开(公告)号：CN105279555B
公开(公告)日：2017-10-17
申请号：CN201510714025.2
申请日：2015-10-28
Applicant: 清华大学
IPC: G06N3/08
Abstract: 本发明属于神经网络计算技术领域，为一种基于进化算法的自适应学习神经网络实现方法，以某种或者某几种已知的神经网络作为进化算法的最初父代，通过进化算法整合作为所述最初父代的各个神经网络的特点，从而得到最优的输出值，本发明通过对神经网络实现的电路进行二进制编码，将编码所得到的结果作为一个个体的染色体，各个染色体构成生物体的原始种群，即最初父代，本发明突破以往只是利用进化算法对神经网络权值进行寻优的情形，实现利用进化算法对神经网络组织形式、网络间的连接权值和网络计算方法等方式同时进行寻优，增强网络自由度，扩大寻优范围；初始得到一个较为简单的网络，在后天学习中，通过算法加大网络的复杂度。
-
Patent Agency Ranking
公开(公告)号：CN104915195B
公开(公告)日：2017-11-28
申请号：CN201510258018.6
申请日：2015-05-20
Applicant: 清华大学
Abstract: 本发明涉及一种基于现场可编程门阵列实现神经网络计算的方法，属于神经网络计算技术领域。首先建立现场可编程门阵列中基本逻辑单元与神经网络各组成部分的映射关系，用编程语言，描述现场可编程门阵列各个基本逻辑单元的功能，建立现场可编程门阵列中的所有基本逻辑单元的模型，通过FPGA与神经网络结构的映射关系来模拟神经网络，通过FPGA基本逻辑单元间互联关系的重新配置以及其自身的运算能力完成网络的自学习过程，相比现阶段追求与真实神经网络结构一致的方法，本发明在模拟相同复杂度的神经网络时能较大的减少硬件开销。其次，本发明在现场可编程门阵列软件模型上完成神经网络的学习过程，大大地减少了学习的周期，节省了时间成本。
-
公开(公告)号：CN105701540A
公开(公告)日：2016-06-22
申请号：CN201610015589.1
申请日：2016-01-11
Applicant: 清华大学
CPC classification number: G06N3/04 , G06N3/0635 , G06N3/08
Abstract: 一种自生成神经网络构建方法，包括如下步骤：步骤1，加入刺激信号；步骤2，评估神经元输出强度，确定该神经元的连接方向，不断形成网络连接，最终生成初始网络；步骤3，计算连向目标神经元的位置与概率；步骤4，判断当前网络生成过程是否停止，如果是，则转入步骤5，否则转入步骤2继续；步骤5，通过寻优算法，优化网络连接；步骤6，判断是否还需要加入刺激，如果否，则结束，否则转入步骤1；本发明提出的网络为自生成的网络，可有效减小人为主观因素影响，此外本网络的生成过程与生物神经理论为基础，为进一步探索神经脑，从而实现真正的智能带来可能。
-
公开(公告)号：CN105279555A
公开(公告)日：2016-01-27
申请号：CN201510714025.2
申请日：2015-10-28
Applicant: 清华大学
IPC: G06N3/08
Abstract: 本发明属于神经网络计算技术领域，为一种基于进化算法的自适应学习神经网络实现方法，以某种或者某几种已知的神经网络作为进化算法的最初父代，通过进化算法整合作为所述最初父代的各个神经网络的特点，从而得到最优的输出值，本发明通过对神经网络实现的电路进行二进制编码，将编码所得到的结果作为一个个体的染色体，各个染色体构成生物体的原始种群，即最初父代，本发明突破以往只是利用进化算法对神经网络权值进行寻优的情形，实现利用进化算法对神经网络组织形式、网络间的连接权值和网络计算方法等方式同时进行寻优，增强网络自由度，扩大寻优范围；初始得到一个较为简单的网络，在后天学习中，通过算法加大网络的复杂度。
-
公开(公告)号：CN104915195A
公开(公告)日：2015-09-16
申请号：CN201510258018.6
申请日：2015-05-20
Applicant: 清华大学
Abstract: 本发明涉及一种基于现场可编程门阵列实现神经网络计算的方法，属于神经网络计算技术领域。首先建立现场可编程门阵列中基本逻辑单元与神经网络各组成部分的映射关系，用编程语言，描述现场可编程门阵列各个基本逻辑单元的功能，建立现场可编程门阵列中的所有基本逻辑单元的模型，通过FPGA与神经网络结构的映射关系来模拟神经网络，通过FPGA基本逻辑单元间互联关系的重新配置以及其自身的运算能力完成网络的自学习过程，相比现阶段追求与真实神经网络结构一致的方法，本发明在模拟相同复杂度的神经网络时能较大的减少硬件开销。其次，本发明在现场可编程门阵列软件模型上完成神经网络的学习过程，大大地减少了学习的周期，节省了时间成本。
-
公开(公告)号：CN105139071B
公开(公告)日：2017-10-17
申请号：CN201510447062.1
申请日：2015-07-27
Applicant: 清华大学
Abstract: 一种以现场可编程门阵列的逻辑片为基本单元模拟生物神经元网络的方法，将现场可编程器件中的逻辑片(slice)与神经元细胞结构的相应部分形成映射，即确定各个控制信号添加方式；采用图形处理器(GPU)仿真FPGA行为进行在线学习，或者直接利用FPGA硬件网络进行在线学习；将学习的所得到的控制信息写成比特文件，通过比特文件直接配置FPGA，提高对FPGA的使用效率，本发明利用单个逻辑片来实现了对一个神经元细胞的映射，将单片可编程器件上可模拟神经元细胞的数量提高了数十倍；其次通过比特文件来配置可编程器件，从底层硬件开始设计，从而增加了可编程器件的可控性。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.016 seconds)
