公开(公告)号：CN117118400A

公开(公告)日：2023-11-24

申请号：CN202310935134.1

申请日：2023-07-28

申请人： 温州大学

发明人： 李刚 ,  邵禧龙 ,  汪鹏君 ,  李辉 ,  周子宇

IPC分类号： H03K3/027 ,  H03K5/01 ,  H03K5/00 ,  G06F21/73 ,  G06F21/78 ,  H04L9/32

摘要： 本发明公开了一种基于MOS管阈值损失的轻量型PUF电路，包括N级延时单元及一个仲裁器，延时单元包括6个反相器和4个MOS管，4个MOS管均为PMOS管或者均为NMOS管，每级延时单元中的每条路径仅使用了一个PMOS管或者一个NMOS管，没有使用由一个PMOS管和一个NMOS管构成的传输门，延时单元不管传输低电平(4个MOS管均为PMOS管)或者高电平(4个MOS管均为NMOS管)的时候，传输路径上MOS管均存在阈值损失，从而使第三反相器和第六反相器内部的PMOS管和NMOS管均处于导通状态，最终其输出端会被充电到高电平或者放电到低电平，极大地扩展了延时单元输出时的延时偏差大小；优点是硬件开销较小，随机性较高。

公开(公告)号：CN118627139A

公开(公告)日：2024-09-10

申请号：CN202410768740.3

申请日：2024-06-14

申请人： 温州大学

发明人： 李刚 ,  周俊杰 ,  汪鹏君 ,  邵禧龙

IPC分类号： G06F21/73 ,  H03K19/21 ,  G06F1/3234

摘要： 本发明公开了一种PUF‑多位并行异或运算一体化电路，包括预置模块、交织模块、级联模块和管控模块，管控模块控制PUF‑多位并行异或运算一体化电路的工作模式，使其能够分别工作在PUF模式、逻辑运算模式和功率控制模式，PUF‑多位并行异或运算一体化电路工作在PUF模式时，实现PUF电路功能，PUF‑多位并行异或运算一体化电路工作在逻辑运算模式，实现异或运算逻辑功能，PUF‑多位并行异或运算一体化电路工作在功率控制模式时，实现低功耗待机功能；优点是能够取代分离的PUF电路与异或运算电路用于边缘AI芯片，减少边缘AI芯片的面积，降低边缘AI芯片的硬件资源消耗、提高其计算效率。

公开(公告)号：CN115758481A

公开(公告)日：2023-03-07

申请号：CN202211453141.X

申请日：2022-11-21

申请人： 温州大学

发明人： 李刚 ,  李辉 ,  汪鹏君 ,  邵禧龙 ,  叶浩

IPC分类号： G06F21/73 ,  H03K17/687 ,  H03K5/13

摘要： 本发明公开了一种可双边沿采样的延时型强PUF，包括N个开关单元、第一仲裁器和第二仲裁器，第一仲裁器用于判断其第一输入端和第二输入端接入的信号在上升沿处延时时长的先后顺序并生成相应信号在其输出端输出，第二仲裁器用于判断其第一输入端和第二输入端接入的信号在下降沿处延时时长的先后顺序并生成相应信号在其输出端输出，每个开关单元均通过8个MOS管构成；优点是通过开关单元的简单结构设计，在具有较强抗机器学习攻击能力的同时，还具有较小的硬件开销，能够实现抗机器学习攻击能力和小硬件开销兼容，并且采用两个仲裁器实现双边沿采样，能够产生较多的激励响应对。