-
公开(公告)号:CN117271236B
公开(公告)日:2024-08-06
申请号:CN202311164523.5
申请日:2023-09-08
申请人: 湖南长城银河科技有限公司
IPC分类号: G06F11/22 , G06F11/26 , G06F11/273
摘要: 本发明公开了一种复用JTAG调试通道调试CPU核的处理器及应用方法,本发明的处理器包括JTAG接口、仿真调试模块、配置总线、片内主机模块以及CPU核,配置总线中包含用于访问仿真调试模块的主机接口,仿真调试模块中包含与主机接口相连的从机接口和对应的译码模块以用于被片内主机模块访问,且仿真调试模块内还包含一组寄存器和选择器以用于实现JTAG接口、片内主机模块对仿真调试模块的复用控制。本发明能够不通过配置JTAG接口而是直接通过编写程序配置一系列的寄存器后复用JTAG调试逻辑通过总线控制实现对CPU核的调试,同时能够支持访问自研的CPU核的私有空间或资源。
-
公开(公告)号:CN109739312A
公开(公告)日:2019-05-10
申请号:CN201811630392.4
申请日:2018-12-29
申请人: 湖南长城银河科技有限公司
IPC分类号: G06F1/18
摘要: 本发明公开了一种瘦客户机的机箱及瘦客户机,所述机箱为长方体形状,包括上盖、中框和下盖,所述上盖与所述中框之间以及所述下盖与所述中框之间均设有用于将所述上盖与所述中框以及所述下盖与所述中框固定连接的多个卡扣结构和多个插销结构,所述卡扣结构包括分别设于所述上盖内壁面边缘上和所述下盖内壁面边缘上的凸起卡扣,以及设于所述中框内壁边缘上与所述凸起卡扣相匹配的卡扣凹槽,所述插销结构包括分别设于所述上盖内壁面边缘上和所述下盖内壁面边缘上的凸起销轴,以及设于所述中框内壁边缘上与所述凸起销轴相匹配的插销凹槽。本发明在保证瘦客户机机箱安装稳固前提下,使得瘦客户机机箱的拆装极为便捷,同时提高了瘦客户机的整体美观性。
-
公开(公告)号:CN117271236A
公开(公告)日:2023-12-22
申请号:CN202311164523.5
申请日:2023-09-08
申请人: 湖南长城银河科技有限公司
IPC分类号: G06F11/22 , G06F11/26 , G06F11/273
摘要: 本发明公开了一种复用JTAG调试通道调试CPU核的处理器及应用方法,本发明的处理器包括JTAG接口、仿真调试模块、配置总线、片内主机模块以及CPU核,配置总线中包含用于访问仿真调试模块的主机接口,仿真调试模块中包含与主机接口相连的从机接口和对应的译码模块以用于被片内主机模块访问,且仿真调试模块内还包含一组寄存器和选择器以用于实现JTAG接口、片内主机模块对仿真调试模块的复用控制。本发明能够不通过配置JTAG接口而是直接通过编写程序配置一系列的寄存器后复用JTAG调试逻辑通过总线控制实现对CPU核的调试,同时能够支持访问自研的CPU核的私有空间或资源。
-
公开(公告)号:CN112905395A
公开(公告)日:2021-06-04
申请号:CN202110268292.7
申请日:2021-03-12
申请人: 湖南长城银河科技有限公司
IPC分类号: G06F11/20
摘要: 本发明公开了一种面向异构多核/众核微处理器的自纠错启动系统,适用于含有多个/单个DSP核和多个/单个CPU核的处理器,其中DSP核包括DSP自纠错主启动核和DSP自纠错从启动核,CPU核和DSP从核作为自纠错启动系统的从核,DSP主启动核负责执行Boot主流程,并且基于EDAC模块保证Boot搬移程序的正确性;CPU核与DSP主/从核根据DSP主启动核设置的启动完成标志,判断入口地址是否有效,进而判断是否执行用户程序;Boot期间,DSP主启动核定期访问看门狗来保证处理器工作正常,否则看门狗可触发系统复位来避免软错误带来的处理器宕机问题。本发明支持多种启动方式,具有启动简便、高能效、高可靠性的优点,为面向无人平台高能效、高可靠自启动提供了一条技术路线。
-
公开(公告)号:CN107728739A
公开(公告)日:2018-02-23
申请号:CN201711242607.0
申请日:2017-11-30
申请人: 湖南长城银河科技有限公司
CPC分类号: G06F1/182 , G06F1/183 , G06F13/385 , G06F21/32 , G06F2213/0024 , G06F2213/0026 , G06F2213/0042
摘要: 本发明公开了一种基于飞腾处理器的一体机,包括机箱,所述机箱上设置有主板、硬盘、液晶显示屏、生物识别模块;所述主板上设置有飞腾处理器、EC控制芯片、内存、显卡;所述液晶显示屏嵌入于机箱的前面板中,液晶显示屏与显卡连接,用于显示用户界面;所述生物识别模块用于对使用者进行生物识别以确定是否登陆操作系统。本发明提供的基于飞腾处理器的一体机相比较x86平台计算机,采用了国产自主可控的飞腾处理器,配合国产系统及国产UEFI固件,解决了办公用电脑中可能存在后门的隐患,其保密方式更多,级别更高,此外采用生物识别模块,通过对用户的身份进行生物验证,可对用户权限有更准确的限定,同时还可兼容目前已有的保密方案。
-
公开(公告)号:CN106384148B
公开(公告)日:2023-09-15
申请号:CN201611045783.0
申请日:2016-11-24
申请人: 湖南长城银河科技有限公司
IPC分类号: G06K19/077 , G06F1/16
摘要: 本发明公开了一种RFID标签的安装装置及计算机。公开的RFID标签的安装装置所述装置整体结构为顶部敞口且前后两侧无侧壁的扁盒状,包括盒体和紧固件,盒体由底板和对称固定连接在底板上方的左右侧壁即第一侧壁和第二侧壁构成。盒体的第一侧壁和第二侧壁上对称凸设有紧固件,当RFID标签放置在盒体中,紧固件固定RFID标签的上表面。安装装置可以通过紧固件固定,集成等方式固定在计算机上,安装装置不需要反复安装拆卸,仅安装和拆卸RFID标签即可,实现RFID标签的安装不易脱落,且便于反复安装和拆卸的目的。
-
公开(公告)号:CN106358364B
公开(公告)日:2023-04-28
申请号:CN201611045819.5
申请日:2016-11-24
申请人: 湖南长城银河科技有限公司
IPC分类号: H05K1/02 , G06F30/367 , G06F30/392
摘要: 本发明公开了一种印刷电路板及Fanout布线方法,公开的印刷电路板包括叠层厚度已确定的板体,所述板体上设置有芯片、信号线和若干地孔,当板体上的信号线上的点与地孔距离小于预设距离时,确定为需要掏空的位置点,在需要掏空的信号线位置点其对应的参考层设置掏空区域。在设计前期,确定了印刷电路板上设置芯片型号和叠层设置后,通过在信号与地孔的垂直交汇处,在信号线的参考地层掏空一小部分,从而补偿信号线距离地孔较近而对上升沿的影响。可以消除信号线与地孔较近而带来的影响,能够保证DDR的时序,从而可以制定相对宽松一点的绕线规范,且不需要增加布线工程师的工作量,减少设计难度与时间成本。
-
公开(公告)号:CN110958454B
公开(公告)日:2020-12-01
申请号:CN201911298371.1
申请日:2019-12-17
申请人: 湖南长城银河科技有限公司
IPC分类号: H04N19/159 , H04N19/176 , H04N19/70
摘要: 本发明公开了一种帧内预测方法、系统及计算机可读存储介质,基于不同尺寸子块原始像素值及其左侧、上方和左上方相邻像素原始像素值计算子块预测相关特征值,然后基于子块预测相关特征值确定最小候选模式集,最后计算并判断子块最佳帧内预测模式。本发明能够准确快速地决策H.265帧内预测的最小候选模式集,仅对每种子块的少数候选预测模式进行选择,从而减少模式选择的时间,加快帧内预测算法的速度。
-
公开(公告)号:CN106358364A
公开(公告)日:2017-01-25
申请号:CN201611045819.5
申请日:2016-11-24
申请人: 湖南长城银河科技有限公司
CPC分类号: H05K1/0228 , G06F17/5036 , G06F17/5072 , H05K2201/093
摘要: 本发明公开了一种印刷电路板及Fanout布线方法,公开的印刷电路板包括叠层厚度已确定的板体,所述板体上设置有芯片、信号线和若干地孔,当板体上的信号线上的点与地孔距离小于预设距离时,确定为需要掏空的位置点,在需要掏空的信号线位置点其对应的参考层设置掏空区域。在设计前期,确定了印刷电路板上设置芯片型号和叠层设置后,通过在信号与地孔的垂直交汇处,在信号线的参考地层掏空一小部分,从而补偿信号线距离地孔较近而对上升沿的影响。可以消除信号线与地孔较近而带来的影响,能够保证DDR的时序,从而可以制定相对宽松一点的绕线规范,且不需要增加布线工程师的工作量,减少设计难度与时间成本。
-
公开(公告)号:CN117473920A
公开(公告)日:2024-01-30
申请号:CN202311413868.X
申请日:2023-10-27
申请人: 湖南长城银河科技有限公司
IPC分类号: G06F30/3312
摘要: 本申请涉及一种面向芯片设计的IO时序优化方法及装置。通过校准模块进行初始化校准,获得延迟模块的默认延迟大小,再在芯片正常工作时,利用CPU计算IO接口的实际时序与优化目标的时序偏差,根据默认延迟大小进一步计算出所需的延迟单元配置值,然后配置延迟模块的延迟级数,以达到动态调整IO接口时序的目的。该方法可以在硅后阶段对IO时序进行二次优化调整,而不仅限于芯片制造前的设计阶段,扩大了优化调整的时机窗口;硅后阶段的二次优化调整,可以根据应用环境的实际情况进行,更加灵活和精确,硅后阶段的动态调整显著提升了IO时序的适应性和鲁棒性。
-
-
-
-
-
-
-
-
-